Home
last modified time | relevance | path

Searched full:gcc_pcie_0_pipe_clk_src (Results 1 – 25 of 26) sorted by relevance

12

/linux-6.14.4/include/dt-bindings/clock/
Dqcom,qdu1000-gcc.h139 #define GCC_PCIE_0_PIPE_CLK_SRC 129 macro
Dqcom,gcc-qcs404.h118 #define GCC_PCIE_0_PIPE_CLK_SRC 109 macro
Dqcom,sar2130p-gcc.h48 #define GCC_PCIE_0_PIPE_CLK_SRC 38 macro
Dqcom,sm4450-gcc.h63 #define GCC_PCIE_0_PIPE_CLK_SRC 53 macro
Dqcom,gcc-sc7280.h57 #define GCC_PCIE_0_PIPE_CLK_SRC 47 macro
Dqcom,sm8750-gcc.h54 #define GCC_PCIE_0_PIPE_CLK_SRC 44 macro
Dqcom,sm8550-gcc.h52 #define GCC_PCIE_0_PIPE_CLK_SRC 41 macro
Dqcom,qcs8300-gcc.h71 #define GCC_PCIE_0_PIPE_CLK_SRC 61 macro
Dqcom,gcc-sm8450.h67 #define GCC_PCIE_0_PIPE_CLK_SRC 55 macro
Dqcom,sm8650-gcc.h54 #define GCC_PCIE_0_PIPE_CLK_SRC 43 macro
Dqcom,gcc-sm8350.h65 #define GCC_PCIE_0_PIPE_CLK_SRC 53 macro
Dqcom,sa8775p-gcc.h86 #define GCC_PCIE_0_PIPE_CLK_SRC 75 macro
/linux-6.14.4/Documentation/devicetree/bindings/pci/
Dqcom,pcie-sm8450.yaml118 <&gcc GCC_PCIE_0_PIPE_CLK_SRC>,
/linux-6.14.4/drivers/clk/qcom/
Dgcc-sar2130p.c292 static struct clk_regmap_phy_mux gcc_pcie_0_pipe_clk_src = { variable
296 .name = "gcc_pcie_0_pipe_clk_src",
1204 &gcc_pcie_0_pipe_clk_src.clkr.hw,
2154 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
Dgcc-sm4450.c357 static struct clk_regmap_phy_mux gcc_pcie_0_pipe_clk_src = { variable
361 .name = "gcc_pcie_0_pipe_clk_src",
992 &gcc_pcie_0_pipe_clk_src.clkr.hw,
1534 &gcc_pcie_0_pipe_clk_src.clkr.hw,
2663 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
Dgcc-qdu1000.c434 static struct clk_regmap_phy_mux gcc_pcie_0_pipe_clk_src = { variable
438 .name = "gcc_pcie_0_pipe_clk_src",
1549 &gcc_pcie_0_pipe_clk_src.clkr.hw,
2578 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
Dgcc-qcs8300.c383 static struct clk_regmap_phy_mux gcc_pcie_0_pipe_clk_src = { variable
387 .name = "gcc_pcie_0_pipe_clk_src",
1274 &gcc_pcie_0_pipe_clk_src.clkr.hw,
1975 &gcc_pcie_0_pipe_clk_src.clkr.hw,
3382 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
Dgcc-sm8750.c304 static struct clk_regmap_phy_mux gcc_pcie_0_pipe_clk_src = { variable
308 .name = "gcc_pcie_0_pipe_clk_src",
1623 &gcc_pcie_0_pipe_clk_src.clkr.hw,
2996 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
Dgcc-sc7280.c354 static struct clk_regmap_phy_mux gcc_pcie_0_pipe_clk_src = { variable
358 .name = "gcc_pcie_0_pipe_clk_src",
1743 &gcc_pcie_0_pipe_clk_src.clkr.hw,
3236 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
Dgcc-sm8450.c310 static struct clk_regmap_phy_mux gcc_pcie_0_pipe_clk_src = { variable
314 .name = "gcc_pcie_0_pipe_clk_src",
1710 &gcc_pcie_0_pipe_clk_src.clkr.hw,
3185 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
Dgcc-sm8550.c283 static struct clk_regmap_phy_mux gcc_pcie_0_pipe_clk_src = { variable
287 .name = "gcc_pcie_0_pipe_clk_src",
1617 &gcc_pcie_0_pipe_clk_src.clkr.hw,
3115 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
Dgcc-sa8775p.c458 static struct clk_regmap_phy_mux gcc_pcie_0_pipe_clk_src = { variable
462 .name = "gcc_pcie_0_pipe_clk_src",
1600 &gcc_pcie_0_pipe_clk_src.clkr.hw,
2460 &gcc_pcie_0_pipe_clk_src.clkr.hw,
4385 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
Dgcc-sm8650.c460 static struct clk_regmap_phy_mux gcc_pcie_0_pipe_clk_src = { variable
464 .name = "gcc_pcie_0_pipe_clk_src",
1871 &gcc_pcie_0_pipe_clk_src.clkr.hw,
3552 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
Dgcc-sm8350.c258 static struct clk_regmap_phy_mux gcc_pcie_0_pipe_clk_src = { variable
262 .name = "gcc_pcie_0_pipe_clk_src",
1791 &gcc_pcie_0_pipe_clk_src.clkr.hw,
3546 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
Dgcc-qcs404.c2727 [GCC_PCIE_0_PIPE_CLK_SRC] = &pcie_0_pipe_clk_src.clkr,

12