1 /* SPDX-License-Identifier: GPL-2.0-only */ 2 3 #ifndef __SOC_MEDIATEK_MT8183_INCLUDE_SOC_ADDRESSMAP_H__ 4 #define __SOC_MEDIATEK_MT8183_INCLUDE_SOC_ADDRESSMAP_H__ 5 6 enum { 7 MCUCFG_BASE = 0x0C530000, 8 IO_PHYS = 0x10000000, 9 }; 10 11 enum { 12 CKSYS_BASE = IO_PHYS, 13 INFRACFG_AO_BASE = IO_PHYS + 0x00001000, 14 GPIO_BASE = IO_PHYS + 0x00005000, 15 SPM_BASE = IO_PHYS + 0x00006000, 16 RGU_BASE = IO_PHYS + 0x00007000, 17 GPT_BASE = IO_PHYS + 0x00008000, 18 EINT_BASE = IO_PHYS + 0x0000B000, 19 APMIXED_BASE = IO_PHYS + 0x0000C000, 20 PWRAP_BASE = IO_PHYS + 0x0000D000, 21 EMI_BASE = IO_PHYS + 0x00219000, 22 EMI_MPU_BASE = IO_PHYS + 0x00226000, 23 DRAMC_CH_BASE = IO_PHYS + 0x00228000, 24 SSPM_SRAM_BASE = IO_PHYS + 0x00400000, 25 SSPM_CFG_BASE = IO_PHYS + 0x00440000, 26 I2C_DMA_BASE = IO_PHYS + 0x01000080, 27 AUXADC_BASE = IO_PHYS + 0x01001000, 28 UART0_BASE = IO_PHYS + 0x01002000, 29 I2C_BASE = IO_PHYS + 0x01005000, 30 SPI0_BASE = IO_PHYS + 0x0100A000, 31 SPI1_BASE = IO_PHYS + 0x01010000, 32 SPI2_BASE = IO_PHYS + 0x01012000, 33 SPI3_BASE = IO_PHYS + 0x01013000, 34 SPI4_BASE = IO_PHYS + 0x01014000, 35 SPI5_BASE = IO_PHYS + 0x01015000, 36 SSUSB_MAC_BASE = IO_PHYS + 0x01200000, 37 SSUSB_IPPC_BASE = IO_PHYS + 0x01203e00, 38 IOCFG_RT_BASE = IO_PHYS + 0x01C50000, 39 IOCFG_RM_BASE = IO_PHYS + 0x01D20000, 40 IOCFG_RB_BASE = IO_PHYS + 0x01D30000, 41 MIPITX_BASE = IO_PHYS + 0x01E50000, 42 IOCFG_LB_BASE = IO_PHYS + 0x01E70000, 43 IOCFG_LM_BASE = IO_PHYS + 0x01E80000, 44 IOCFG_BL_BASE = IO_PHYS + 0x01E90000, 45 EFUSEC_BASE = IO_PHYS + 0x01F10000, 46 IOCFG_LT_BASE = IO_PHYS + 0x01F20000, 47 IOCFG_TL_BASE = IO_PHYS + 0x01F30000, 48 SSUSB_SIF_BASE = IO_PHYS + 0x01F40300, 49 MMSYS_BASE = IO_PHYS + 0x04000000, 50 DISP_OVL0_BASE = IO_PHYS + 0x04008000, 51 DISP_OVL1_BASE = IO_PHYS + 0x04009000, 52 DISP_OVL1_2L_BASE = IO_PHYS + 0x0400A000, 53 DISP_RDMA0_BASE = IO_PHYS + 0x0400B000, 54 DISP_RDMA1_BASE = IO_PHYS + 0x0400C000, 55 DISP_COLOR0_BASE = IO_PHYS + 0x0400E000, 56 DISP_CCORR0_BASE = IO_PHYS + 0x0400F000, 57 DISP_AAL0_BASE = IO_PHYS + 0x04010000, 58 DISP_GAMMA0_BASE = IO_PHYS + 0x04011000, 59 DISP_DITHER0_BASE = IO_PHYS + 0x04012000, 60 DSI0_BASE = IO_PHYS + 0x04014000, 61 DISP_MUTEX_BASE = IO_PHYS + 0x04016000, 62 SMI_LARB0 = IO_PHYS + 0x04017000, 63 SMI_BASE = IO_PHYS + 0x04019000, 64 }; 65 66 #endif 67