Lines Matching full:8
32 ;// <o0> Undefined Mode <0x0-0xFFFFFFFF:8>
33 ;// <o1> Supervisor Mode <0x0-0xFFFFFFFF:8>
34 ;// <o2> Abort Mode <0x0-0xFFFFFFFF:8>
35 ;// <o3> Fast Interrupt Mode <0x0-0xFFFFFFFF:8>
36 ;// <o4> Interrupt Mode <0x0-0xFFFFFFFF:8>
37 ;// <o5> User/System Mode <0x0-0xFFFFFFFF:8>
81 ;// <0=> Disable Cache (8kB SRAM)
84 ;// <3=> Full Cache Enable (8kB Cache)
134 ;// <o1.8> TIMER5 <i> Timer5 Interrupt
159 ;// <i> m = MDIV + 8
182 ;// <o2.8> UART0 <0=> Disable <1=> Enable
210 ;// <o1.8..15> Prescaler Value <0x0-0xFF>
226 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
233 ;// <o0.8..10> Tacc: Access Cycle
235 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
244 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
252 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
259 ;// <o1.8..10> Tacc: Access Cycle
261 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
269 ;// <o8.8..9> DW: Data Bus Width
270 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
278 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
285 ;// <o2.8..10> Tacc: Access Cycle
287 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
296 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
304 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
311 ;// <o3.8..10> Tacc: Access Cycle
313 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
322 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
330 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
337 ;// <o4.8..10> Tacc: Access Cycle
339 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
348 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
356 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
363 ;// <o5.8..10> Tacc: Access Cycle
365 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
374 ;// <0=> 32M <4=> 2M <5=> 4M <6=> 8M <7=> 16M
376 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
390 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
397 ;// <o6.8..10> Tacc: Access Cycle
399 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
407 ;// <0=> 8-bit <1=> 9-bit <2=> 10-bit <3=> 11-bit
417 ;// <0=> 8-bit <1=> 9-bit <2=> 10-bit <3=> Rsrvd
429 ;// <o11.7..8> TM: Test Mode
438 ;// <0=> 32M <4=> 2M <5=> 4M <6=> 8M <7=> 16M
440 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
454 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
461 ;// <o7.8..10> Tacc: Access Cycle
463 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
471 ;// <0=> 8-bit <1=> 9-bit <2=> 10-bit <3=> 11-bit
481 ;// <0=> 8-bit <1=> 9-bit <2=> 10-bit <3=> Rsrvd
493 ;// <o12.7..8> TM: Test Mode
563 ;// <o1.8> PA8 <0=> Output <1=> ADDR23
578 ;// <o1.8> PB8 <0=> Output <1=> nGCS3
590 ;// <o1.8..9> PC4 <0=> Input <1=> Output <2=> DATA20 <3=> VD7
611 ;// <o2.8> PC8 Pull-up <0=> Enabled <1=> Disabled
630 ;// <o1.8..9> PD4 <0=> Input <1=> Output <2=> VCLK <3=> Reserved
654 ;// <o1.8..9> PE4 <0=> Input <1=> Output <2=> TOUT1 <3=> TCLK
668 ;// <o2.8> PE8 Pull-up <0=> Enabled <1=> Disabled
680 ;// <o1.8..9> PF4 <0=> Input <1=> Output <2=> nXBREQ <3=> nXDREQ0
698 ;// <o2.8> PF8 Pull-up <0=> Enabled <1=> Disabled
710 ;// <o1.8..9> PG4 <0=> Input <1=> Output <2=> IISCLK <3=> EINT4
732 ;// <o1.1> SPUCR1: DATA[15:8] Pull-up Resistor