Lines Matching full:4
82 ;// <1=> Half Cache Enable (4kB Cache, 4kB SRAM)
86 ;// <o1.4> RSE: Read Stall Enable
90 ;// <i> SA = (Start Address) / 4k
92 ;// <i> SE = (End Address + 1) / 4k
96 ;// <i> SA = (Start Address) / 4k
98 ;// <i> SE = (End Address + 1) / 4k
103 ;// <o4.6..7> LCD_DMA <0=> 1st <1=> 2nd <2=> 3rd <3=> 4th
104 ;// <o4.4..5> ZDMA <0=> 1st <1=> 2nd <2=> 3rd <3=> 4th
105 ;// <o4.2..3> BDMA <0=> 1st <1=> 2nd <2=> 3rd <3=> 4th
106 ;// <o4.0..1> nBREQ <0=> 1st <1=> 2nd <2=> 3rd <3=> 4th
121 ;// <o1.21> EINT4567 <i> External Interrupt 4/5/6/7
138 ;// <o1.4> SIO <i> SIO Interrupt
160 ;// <o1.4..9> PDIV: Pre-divider <0x0-0x3F>
172 ;// <o3.4> SLOW_BIT: Slow Clock
186 ;// <o2.4> ZDMA0,1 <0=> Disable <1=> Enable
207 ;// <o1.3..4> Clock Select
226 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
228 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
229 ;// <o0.4..5> Tcah: Address Holding Time after nGCSn
230 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
232 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
234 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
235 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
237 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
239 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
243 ;// <o8.4..5> DW: Data Bus Width
252 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
254 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
255 ;// <o1.4..5> Tcah: Address Holding Time after nGCSn
256 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
258 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
260 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
261 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
263 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
265 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
278 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
280 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
281 ;// <o2.4..5> Tcah: Address Holding Time after nGCSn
282 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
284 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
286 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
287 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
289 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
291 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
304 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
306 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
307 ;// <o3.4..5> Tcah: Address Holding Time after nGCSn
308 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
310 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
312 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
313 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
315 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
317 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
320 ;// <h> Bank 4
330 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
332 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
333 ;// <o4.4..5> Tcah: Address Holding Time after nGCSn
334 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
336 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
338 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
339 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
341 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
343 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
356 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
358 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
359 ;// <o5.4..5> Tcah: Address Holding Time after nGCSn
360 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
362 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
364 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
365 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
367 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
369 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
374 ;// <0=> 32M <4=> 2M <5=> 4M <6=> 8M <7=> 16M
390 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
392 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
393 ;// <o6.4..5> Tcah: Address Holding Time after nGCSn
394 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
396 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
398 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
399 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
401 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
403 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
412 ;// <o6.4..5> Trcd: RAS to CAS Delay
413 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
419 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> Rsrvd
420 ;// <o10.4> SCLKEN: SCLK Selection (Bank 6/7)
427 ;// <o11.4..6> CL: CAS Latency
438 ;// <0=> 32M <4=> 2M <5=> 4M <6=> 8M <7=> 16M
454 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
456 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
457 ;// <o7.4..5> Tcah: Address Holding Time after nGCSn
458 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
460 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
462 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
463 ;// <4=> 6 clk <5=> 8 clks <6=> 10 clks <7=> 14 clks
465 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
467 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
476 ;// <o7.4..5> Trcd: RAS to CAS Delay
477 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
483 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> Rsrvd
484 ;// <o10.4> SCLKEN: SCLK Selection (Bank 6/7)
491 ;// <o12.4..6> CL: CAS Latency
509 ;// <2=> 3.5 clks (DRAM) / 4 clks (SDRAM)
512 ;// <0=> 4 clks <1=> 5 clks <2=> 6 clks <3=> 7 clks
514 ;// <0=> 1 clks <1=> 2 clks <2=> 3 clks <3=> 4 clks
559 ;// <o1.4> PA4 <0=> Output <1=> ADDR19
574 ;// <o1.4> PB4 <0=> Output <1=> nWBE2/nBE2/DQM2
588 ;// <o1.4..5> PC2 <0=> Input <1=> Output <2=> DATA18 <3=> IISDI
607 ;// <o2.4> PC4 Pull-up <0=> Enabled <1=> Disabled
628 ;// <o1.4..5> PD2 <0=> Input <1=> Output <2=> VD2 <3=> Reserved
639 ;// <o2.4> PD4 Pull-up <0=> Enabled <1=> Disabled
652 ;// <o1.4..5> PE2 <0=> Input <1=> Output <2=> RxD0 <3=> Reserved
664 ;// <o2.4> PE4 Pull-up <0=> Enabled <1=> Disabled
678 ;// <o1.4..5> PF2 <0=> Input <1=> Output <2=> nWAIT <3=> Reserved
682 ;// <4=> IISLRCK <5=> Reserved <6=> Reserved <7=> Reserved
684 ;// <4=> IISDO <5=> Reserved <6=> Reserved <7=> Reserved
686 ;// <4=> IISDI <5=> Reserved <6=> Reserved <7=> Reserved
688 ;// <4=> IISCLK <5=> Reserved <6=> Reserved <7=> Reserved
694 ;// <o2.4> PF4 Pull-up <0=> Enabled <1=> Disabled
708 ;// <o1.4..5> PG2 <0=> Input <1=> Output <2=> nCTS0 <3=> EINT2
719 ;// <o2.4> PG4 Pull-up <0=> Enabled <1=> Disabled
1003 SUBS pc, lr, #4
1018 SUB r2, lr, #4 ; save old task's pc to r2