Lines Matching full:1
80 ;// <o1.1..2> CM: Cache Mode
82 ;// <1=> Half Cache Enable (4kB Cache, 4kB SRAM)
87 ;// <o1.5> DA: Data Abort <0=> Enable <1=> Disable
91 ;// <o2.16..31> End Address + 1 <0x0-0x10000000:0x1000><#/0x1000>
92 ;// <i> SE = (End Address + 1) / 4k
94 ;// <h> Non-cacheable Area 1
97 ;// <o3.16..31> End Address + 1 <0x0-0x10000000:0x1000><#/0x1000>
98 ;// <i> SE = (End Address + 1) / 4k
103 ;// <o4.6..7> LCD_DMA <0=> 1st <1=> 2nd <2=> 3rd <3=> 4th
104 ;// <o4.4..5> ZDMA <0=> 1st <1=> 2nd <2=> 3rd <3=> 4th
105 ;// <o4.2..3> BDMA <0=> 1st <1=> 2nd <2=> 3rd <3=> 4th
106 ;// <o4.0..1> nBREQ <0=> 1st <1=> 2nd <2=> 3rd <3=> 4th
118 ;// <o1.24> EINT1 <i> External Interrupt 1
128 ;// <o1.14> UERR01 <i> UART0/1 Error Interrupt
141 ;// <o1.1> RTC <i> RTC Alarm Interrupt
161 ;// <i> p = PDIV + 2, 1MHz <= Fin/p < 2MHz
162 ;// <o1.0..1> SDIV: Post Divider <0x0-0x03>
171 ;// <i> PLL is turned Off only when SLOW_BIT = 1
176 ;// <o2.14> IIS <0=> Disable <1=> Enable
177 ;// <o2.13> IIC <0=> Disable <1=> Enable
178 ;// <o2.12> ADC <0=> Disable <1=> Enable
179 ;// <o2.11> RTC <0=> Disable <1=> Enable
180 ;// <o2.10> GPIO <0=> Disable <1=> Enable
181 ;// <o2.9> UART1 <0=> Disable <1=> Enable
182 ;// <o2.8> UART0 <0=> Disable <1=> Enable
183 ;// <o2.7> BDMA0,1 <0=> Disable <1=> Enable
184 ;// <o2.6> LCDC <0=> Disable <1=> Enable
185 ;// <o2.5> SIO <0=> Disable <1=> Enable
186 ;// <o2.4> ZDMA0,1 <0=> Disable <1=> Enable
187 ;// <o2.3> PWMTIMER <0=> Disable <1=> Enable
190 CLK_SETUP EQU 1
208 ;// <0=> 1/16 <1=> 1/32 <2=> 1/64 <3=> 1/128
213 WT_SETUP EQU 1
222 MC_SETUP EQU 1
225 ;// <o0.0..1> PMC: Page Mode Configuration
226 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
228 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
230 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
232 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
234 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
237 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
239 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
242 ;// <h> Bank 1
244 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
247 ;// <1=> WAIT Enable
250 ;// <1=> Using UB/LB
251 ;// <o1.0..1> PMC: Page Mode Configuration
252 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
254 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
256 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
258 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
260 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
263 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
265 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
270 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
273 ;// <1=> WAIT Enable
276 ;// <1=> Using UB/LB
277 ;// <o2.0..1> PMC: Page Mode Configuration
278 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
280 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
282 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
284 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
286 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
289 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
291 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
296 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
299 ;// <1=> WAIT Enable
302 ;// <1=> Using UB/LB
303 ;// <o3.0..1> PMC: Page Mode Configuration
304 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
306 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
308 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
310 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
312 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
315 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
317 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
322 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
325 ;// <1=> WAIT Enable
328 ;// <1=> Using UB/LB
329 ;// <o4.0..1> PMC: Page Mode Configuration
330 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
332 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
334 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
336 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
338 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
341 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
343 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
348 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
351 ;// <1=> WAIT Enable
354 ;// <1=> Using UB/LB
355 ;// <o5.0..1> PMC: Page Mode Configuration
356 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
358 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
360 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
362 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
364 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
367 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
369 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
376 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
379 ;// <1=> WAIT Enable
382 ;// <1=> Using UB/LB
385 ;// <1=> FP DRAMP
389 ;// <o6.0..1> PMC: Page Mode Configuration
390 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
392 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
394 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
396 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
398 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
401 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
403 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
406 ;// <o6.0..1> CAN: Columnn Address Number
407 ;// <0=> 8-bit <1=> 9-bit <2=> 10-bit <3=> 11-bit
409 ;// <0=> 1 clk <1=> 2 clks
411 ;// <0=> 1 clk <1=> 2 clks
413 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
416 ;// <o6.0..1> SCAN: Columnn Address Number
417 ;// <0=> 8-bit <1=> 9-bit <2=> 10-bit <3=> Rsrvd
419 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> Rsrvd
422 ;// <1=> Reduced Power
424 ;// <0=> 1
428 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks
440 ;// <0=> 8-bit <1=> 16-bit <2=> 32-bit <3=> Rsrvd
443 ;// <1=> WAIT Enable
446 ;// <1=> Using UB/LB
449 ;// <1=> FP DRAMP
453 ;// <o7.0..1> PMC: Page Mode Configuration
454 ;// <0=> 1 Data <1=> 4 Data <2=> 8 Data <3=> 16 Data
456 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> 6 clks
458 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
460 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
462 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
465 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
467 ;// <0=> 0 clk <1=> 1 clk <2=> 2 clks <3=> 4 clks
470 ;// <o7.0..1> CAN: Columnn Address Number
471 ;// <0=> 8-bit <1=> 9-bit <2=> 10-bit <3=> 11-bit
473 ;// <0=> 1 clk <1=> 2 clks
475 ;// <0=> 1 clk <1=> 2 clks
477 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks <3=> 4 clks
480 ;// <o7.0..1> SCAN: Columnn Address Number
481 ;// <0=> 8-bit <1=> 9-bit <2=> 10-bit <3=> Rsrvd
483 ;// <0=> 2 clks <1=> 3 clks <2=> 4 clks <3=> Rsrvd
486 ;// <1=> Reduced Power
488 ;// <0=> 1
492 ;// <0=> 1 clk <1=> 2 clks <2=> 3 clks
502 ;// <0=> Disable <1=> Enable
505 ;// <1=> Self Refresh
508 ;// <1=> 2.5 clks (DRAM) / 3 clks (SDRAM)
512 ;// <0=> 4 clks <1=> 5 clks <2=> 6 clks <3=> 7 clks
514 ;// <0=> 1 clks <1=> 2 clks <2=> 3 clks <3=> 4 clks
516 ;// <i> Refresh Period = (2^11 - Refresh Count + 1) / MCLK
555 ;// <o1.0> PA0 <0=> Output <1=> ADDR0
556 ;// <o1.1> PA1 <0=> Output <1=> ADDR16
557 ;// <o1.2> PA2 <0=> Output <1=> ADDR17
558 ;// <o1.3> PA3 <0=> Output <1=> ADDR18
559 ;// <o1.4> PA4 <0=> Output <1=> ADDR19
560 ;// <o1.5> PA5 <0=> Output <1=> ADDR20
561 ;// <o1.6> PA6 <0=> Output <1=> ADDR21
562 ;// <o1.7> PA7 <0=> Output <1=> ADDR22
563 ;// <o1.8> PA8 <0=> Output <1=> ADDR23
564 ;// <o1.9> PA9 <0=> Output <1=> ADDR24
566 PIOA_SETUP EQU 1
570 ;// <o1.0> PB0 <0=> Output <1=> SCKE
571 ;// <o1.1> PB1 <0=> Output <1=> CKLK
572 ;// <o1.2> PB2 <0=> Output <1=> nSCAS/nCAS2
573 ;// <o1.3> PB3 <0=> Output <1=> nSRAS/nCAS3
574 ;// <o1.4> PB4 <0=> Output <1=> nWBE2/nBE2/DQM2
575 ;// <o1.5> PB5 <0=> Output <1=> nWBE3/nBE3/DQM3
576 ;// <o1.6> PB6 <0=> Output <1=> nGCS1
577 ;// <o1.7> PB7 <0=> Output <1=> nGCS2
578 ;// <o1.8> PB8 <0=> Output <1=> nGCS3
579 ;// <o1.9> PB9 <0=> Output <1=> nGCS4
580 ;// <o1.10> PB10 <0=> Output <1=> nGCS5
582 PIOB_SETUP EQU 1
586 ;// <o1.0..1> PC0 <0=> Input <1=> Output <2=> DATA16 <3=> IISLRCK
587 ;// <o1.2..3> PC1 <0=> Input <1=> Output <2=> DATA17 <3=> IISDO
588 ;// <o1.4..5> PC2 <0=> Input <1=> Output <2=> DATA18 <3=> IISDI
589 ;// <o1.6..7> PC3 <0=> Input <1=> Output <2=> DATA19 <3=> IISCLK
590 ;// <o1.8..9> PC4 <0=> Input <1=> Output <2=> DATA20 <3=> VD7
591 ;// <o1.10..11> PC5 <0=> Input <1=> Output <2=> DATA21 <3=> VD6
592 ;// <o1.12..13> PC6 <0=> Input <1=> Output <2=> DATA22 <3=> VD5
593 ;// <o1.14..15> PC7 <0=> Input <1=> Output <2=> DATA23 <3=> VD4
594 ;// <o1.16..17> PC8 <0=> Input <1=> Output <2=> DATA24 <3=> nXDACK1
595 ;// <o1.18..19> PC9 <0=> Input <1=> Output <2=> DATA25 <3=> nXDREQ1
596 ;// <o1.20..21> PC10 <0=> Input <1=> Output <2=> DATA26 <3=> nRTS1
597 ;// <o1.22..23> PC11 <0=> Input <1=> Output <2=> DATA27 <3=> nCTS1
598 ;// <o1.24..25> PC12 <0=> Input <1=> Output <2=> DATA28 <3=> TxD1
599 ;// <o1.26..27> PC13 <0=> Input <1=> Output <2=> DATA29 <3=> RxD1
600 ;// <o1.28..29> PC14 <0=> Input <1=> Output <2=> DATA30 <3=> nRTS0
601 ;// <o1.30..31> PC15 <0=> Input <1=> Output <2=> DATA31 <3=> nCTS0
603 ;// <o2.0> PC0 Pull-up <0=> Enabled <1=> Disabled
604 ;// <o2.1> PC1 Pull-up <0=> Enabled <1=> Disabled
605 ;// <o2.2> PC2 Pull-up <0=> Enabled <1=> Disabled
606 ;// <o2.3> PC3 Pull-up <0=> Enabled <1=> Disabled
607 ;// <o2.4> PC4 Pull-up <0=> Enabled <1=> Disabled
608 ;// <o2.5> PC5 Pull-up <0=> Enabled <1=> Disabled
609 ;// <o2.6> PC6 Pull-up <0=> Enabled <1=> Disabled
610 ;// <o2.7> PC7 Pull-up <0=> Enabled <1=> Disabled
611 ;// <o2.8> PC8 Pull-up <0=> Enabled <1=> Disabled
612 ;// <o2.9> PC9 Pull-up <0=> Enabled <1=> Disabled
613 ;// <o2.10> PC10 Pull-up <0=> Enabled <1=> Disabled
614 ;// <o2.11> PC11 Pull-up <0=> Enabled <1=> Disabled
615 ;// <o2.12> PC12 Pull-up <0=> Enabled <1=> Disabled
616 ;// <o2.13> PC13 Pull-up <0=> Enabled <1=> Disabled
617 ;// <o2.14> PC14 Pull-up <0=> Enabled <1=> Disabled
618 ;// <o2.15> PC15 Pull-up <0=> Enabled <1=> Disabled
621 PIOC_SETUP EQU 1
626 ;// <o1.0..1> PD0 <0=> Input <1=> Output <2=> VD0 <3=> Reserved
627 ;// <o1.2..3> PD1 <0=> Input <1=> Output <2=> VD1 <3=> Reserved
628 ;// <o1.4..5> PD2 <0=> Input <1=> Output <2=> VD2 <3=> Reserved
629 ;// <o1.6..7> PD3 <0=> Input <1=> Output <2=> VD3 <3=> Reserved
630 ;// <o1.8..9> PD4 <0=> Input <1=> Output <2=> VCLK <3=> Reserved
631 ;// <o1.10..11> PD5 <0=> Input <1=> Output <2=> VLINE <3=> Reserved
632 ;// <o1.12..13> PD6 <0=> Input <1=> Output <2=> VM <3=> Reserved
633 ;// <o1.14..15> PD7 <0=> Input <1=> Output <2=> VFRAME <3=> Reserved
635 ;// <o2.0> PD0 Pull-up <0=> Enabled <1=> Disabled
636 ;// <o2.1> PD1 Pull-up <0=> Enabled <1=> Disabled
637 ;// <o2.2> PD2 Pull-up <0=> Enabled <1=> Disabled
638 ;// <o2.3> PD3 Pull-up <0=> Enabled <1=> Disabled
639 ;// <o2.4> PD4 Pull-up <0=> Enabled <1=> Disabled
640 ;// <o2.5> PD5 Pull-up <0=> Enabled <1=> Disabled
641 ;// <o2.6> PD6 Pull-up <0=> Enabled <1=> Disabled
642 ;// <o2.7> PD7 Pull-up <0=> Enabled <1=> Disabled
645 PIOD_SETUP EQU 1
650 ;// <o1.0..1> PE0 <0=> Input <1=> Output <2=> Fpllo <3=> Fout
651 ;// <o1.2..3> PE1 <0=> Input <1=> Output <2=> TxD0 <3=> Reserved
652 ;// <o1.4..5> PE2 <0=> Input <1=> Output <2=> RxD0 <3=> Reserved
653 ;// <o1.6..7> PE3 <0=> Input <1=> Output <2=> TOUT0 <3=> Reserved
654 ;// <o1.8..9> PE4 <0=> Input <1=> Output <2=> TOUT1 <3=> TCLK
655 ;// <o1.10..11> PE5 <0=> Input <1=> Output <2=> TOUT2 <3=> TCLK
656 ;// <o1.12..13> PE6 <0=> Input <1=> Output <2=> TOUT3 <3=> VD6
657 ;// <o1.14..15> PE7 <0=> Input <1=> Output <2=> TOUT4 <3=> VD7
658 ;// <o1.16..17> PE8 <0=> Input <1=> Output <2=> CODECLK <3=> Reserved
660 ;// <o2.0> PE0 Pull-up <0=> Enabled <1=> Disabled
661 ;// <o2.1> PE1 Pull-up <0=> Enabled <1=> Disabled
662 ;// <o2.2> PE2 Pull-up <0=> Enabled <1=> Disabled
663 ;// <o2.3> PE3 Pull-up <0=> Enabled <1=> Disabled
664 ;// <o2.4> PE4 Pull-up <0=> Enabled <1=> Disabled
665 ;// <o2.5> PE5 Pull-up <0=> Enabled <1=> Disabled
666 ;// <o2.6> PE6 Pull-up <0=> Enabled <1=> Disabled
667 ;// <o2.7> PE7 Pull-up <0=> Enabled <1=> Disabled
668 ;// <o2.8> PE8 Pull-up <0=> Enabled <1=> Disabled
671 PIOE_SETUP EQU 1
676 ;// <o1.0..1> PF0 <0=> Input <1=> Output <2=> IICSCL <3=> Reserved
677 ;// <o1.2..3> PF1 <0=> Input <1=> Output <2=> IICSDA <3=> Reserved
678 ;// <o1.4..5> PF2 <0=> Input <1=> Output <2=> nWAIT <3=> Reserved
679 ;// <o1.6..7> PF3 <0=> Input <1=> Output <2=> nXBACK <3=> nXDACK0
680 ;// <o1.8..9> PF4 <0=> Input <1=> Output <2=> nXBREQ <3=> nXDREQ0
681 ;// <o1.10..12> PF5 <0=> Input <1=> Output <2=> nRTS1 <3=> SIOTxD
683 ;// <o1.13..15> PF6 <0=> Input <1=> Output <2=> TxD1 <3=> SIORDY
685 ;// <o1.16..18> PF7 <0=> Input <1=> Output <2=> RxD1 <3=> SIORxD
687 ;// <o1.19..21> PF8 <0=> Input <1=> Output <2=> nCTS1 <3=> SIOCLK
690 ;// <o2.0> PF0 Pull-up <0=> Enabled <1=> Disabled
691 ;// <o2.1> PF1 Pull-up <0=> Enabled <1=> Disabled
692 ;// <o2.2> PF2 Pull-up <0=> Enabled <1=> Disabled
693 ;// <o2.3> PF3 Pull-up <0=> Enabled <1=> Disabled
694 ;// <o2.4> PF4 Pull-up <0=> Enabled <1=> Disabled
695 ;// <o2.5> PF5 Pull-up <0=> Enabled <1=> Disabled
696 ;// <o2.6> PF6 Pull-up <0=> Enabled <1=> Disabled
697 ;// <o2.7> PF7 Pull-up <0=> Enabled <1=> Disabled
698 ;// <o2.8> PF8 Pull-up <0=> Enabled <1=> Disabled
701 PIOF_SETUP EQU 1
706 ;// <o1.0..1> PG0 <0=> Input <1=> Output <2=> VD4 <3=> EINT0
707 ;// <o1.2..3> PG1 <0=> Input <1=> Output <2=> VD5 <3=> EINT1
708 ;// <o1.4..5> PG2 <0=> Input <1=> Output <2=> nCTS0 <3=> EINT2
709 ;// <o1.6..7> PG3 <0=> Input <1=> Output <2=> nRTS0 <3=> EINT3
710 ;// <o1.8..9> PG4 <0=> Input <1=> Output <2=> IISCLK <3=> EINT4
711 ;// <o1.10..11> PG5 <0=> Input <1=> Output <2=> IISDI <3=> EINT5
712 ;// <o1.12..13> PG6 <0=> Input <1=> Output <2=> IISDO <3=> EINT6
713 ;// <o1.14..15> PG7 <0=> Input <1=> Output <2=> IISLRCK <3=> EINT7
715 ;// <o2.0> PG0 Pull-up <0=> Enabled <1=> Disabled
716 ;// <o2.1> PG1 Pull-up <0=> Enabled <1=> Disabled
717 ;// <o2.2> PG2 Pull-up <0=> Enabled <1=> Disabled
718 ;// <o2.3> PG3 Pull-up <0=> Enabled <1=> Disabled
719 ;// <o2.4> PG4 Pull-up <0=> Enabled <1=> Disabled
720 ;// <o2.5> PG5 Pull-up <0=> Enabled <1=> Disabled
721 ;// <o2.6> PG6 Pull-up <0=> Enabled <1=> Disabled
722 ;// <o2.7> PG7 Pull-up <0=> Enabled <1=> Disabled
725 PIOG_SETUP EQU 1
731 ;// <0=> Enabled <1=> Disabled
732 ;// <o1.1> SPUCR1: DATA[15:8] Pull-up Resistor
733 ;// <0=> Enabled <1=> Disabled
736 ;// <1=> HZ @ Stop
738 PSPU_SETUP EQU 1
999 CMP r1, #1