93 #define CM_PER(base)                      ((base) + 0)  argument
94 #define CM_PER_L4LS_CLKSTCTRL(base)       (CM_PER(base) + 0)  argument
95 #define CM_PER_UART1_CLKCTRL(base)        (CM_PER(base) + 0x6C)  argument
96 #define CM_PER_UART2_CLKCTRL(base)        (CM_PER(base) + 0x70)  argument
97 #define CM_PER_UART3_CLKCTRL(base)        (CM_PER(base) + 0x74)  argument
98 #define CM_PER_UART4_CLKCTRL(base)        (CM_PER(base) + 0x78)  argument
99 #define CM_PER_UART5_CLKCTRL(base)        (CM_PER(base) + 0x38)  argument
100 #define CM_WKUP(base)                     ((base) + 0x400)  argument
101 #define CM_DPLL(base)                     ((base) + 0x500)  argument
102 #define CM_MPU(base)                      ((base) + 0x600)  argument
103 #define CM_DEVICE(base)                   ((base) + 0x700)  argument
104 #define CM_RTC(base)                      ((base) + 0x800)  argument
105 #define CM_GFX(base)                      ((base) + 0x900)  argument
106 #define CM_CEFUSE(base)                   ((base) + 0xA00)  argument
107 #define OCP_AM33XXKET_RAM(base)           ((base) + 0xB00)  argument
108 #define PRM_PER(base)                     ((base) + 0xC00)  argument
109 #define PRM_PER_PWRSTST(base)             (PRM_PER(base) + 0x008)  argument
110 #define PRM_PER_PWRSTCTRL(base)           (PRM_PER(base) + 0x00C)  argument
111 #define PRM_WKUP(base)                    ((base) + 0xD00)  argument
112 #define PRM_MPU(base)                     ((base) + 0xE00)  argument
113 #define PRM_DEVICE(base)                  ((base) + 0xF00)  argument
114 #define PRM_RTC(base)                     ((base) + 0x1000)  argument
115 #define PRM_GFX(base)                     ((base) + 0x1100)  argument
116 #define PRM_CEFUSE(base)                  ((base) + 0x1200)  argument
184 #define CM_PER_L4LS_CLKSTCTRL_REG(base)    REG32((base) + 0x0)  argument
185 #define CM_PER_UART1_CLKCTRL_REG(base)     REG32(CM_PER_UART1_CLKCTRL(base))  argument
186 #define CM_PER_UART2_CLKCTRL_REG(base)     REG32(CM_PER_UART2_CLKCTRL(base))  argument
187 #define CM_PER_UART3_CLKCTRL_REG(base)     REG32(CM_PER_UART3_CLKCTRL(base))  argument
188 #define CM_PER_UART4_CLKCTRL_REG(base)     REG32(CM_PER_UART4_CLKCTRL(base))  argument
189 #define CM_PER_UART5_CLKCTRL_REG(base)     REG32(CM_PER_UART5_CLKCTRL(base))  argument
191 #define CM_PER_TIMER7_CLKCTRL(base)        REG32((base) + 0x7C)  argument
192 #define CM_PER_TIMER2_CLKCTRL(base)        REG32((base) + 0x80)  argument
194 #define PRM_PER_PWRSTST_REG(base)          REG32(PRM_PER_PWRSTST(base))  argument
195 #define PRM_PER_PWRSTCTRL_REG(base)        REG32(PRM_PER_PWRSTCTRL(base))  argument
197 #define CM_DPLL_CLKSEL_TIMER7_CLK(base)    REG32(CM_DPLL(base) + 0x4)  argument
198 #define CM_DPLL_CLKSEL_TIMER2_CLK(base)    REG32(CM_DPLL(base) + 0x8)  argument
201 #define DMTIMER_TIDR(base)   		REG32(base + 0x0)  argument
202 #define DMTIMER_TIOCP_CFG(base)   	REG32(base + 0x10)  argument
203 #define DMTIMER_IRQ_EOI(base)   	REG32(base + 0x20)  argument
204 #define DMTIMER_IRQSTATUS_RAW(base)	REG32(base + 0x24)  argument
205 #define DMTIMER_IRQSTATUS(base)   	REG32(base + 0x28)  argument
206 #define DMTIMER_IRQENABLE_SET(base)	REG32(base + 0x2C)  argument
207 #define DMTIMER_IRQENABLE_CLR(base)	REG32(base + 0x30)  argument
208 #define DMTIMER_IRQWAKEEN(base)   	REG32(base + 0x34)  argument
209 #define DMTIMER_TCLR(base)   		REG32(base + 0x38)  argument
210 #define DMTIMER_TCRR(base)   		REG32(base + 0x3C)  argument
211 #define DMTIMER_TLDR(base)   		REG32(base + 0x40)  argument
212 #define DMTIMER_TTGR(base)   		REG32(base + 0x44)  argument
213 #define DMTIMER_TWPS(base)   		REG32(base + 0x48)  argument
214 #define DMTIMER_TMAR(base)   		REG32(base + 0x4C)  argument
215 #define DMTIMER_TCAR(base, n)		REG32(base + 0x50 + (((n) - 1) * 8))  argument
216 #define DMTIMER_TSICR(base)   		REG32(base + 0x54)  argument