Lines Matching full:21
15 #define MT8365_INFRA_TOPAXI_PROTECTEN_MFG_M0 BIT(21)
26 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_INFRA2CONN_AHB_GALS_SLV BIT(21)
77 #define MT8195_TOP_AXI_PROT_EN_MFG1_2ND GENMASK(22, 21)
89 #define MT8195_TOP_AXI_PROT_EN_MM_VDOSYS0 GENMASK(21, 17)
115 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC2 BIT(21)
126 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VDOSYS0 BIT(21)
150 #define MT8192_TOP_AXI_PROT_EN_MFG1 GENMASK(22, 21)
152 #define MT8192_TOP_AXI_PROT_EN_1_MFG1 BIT(21)
182 #define MT8192_TOP_AXI_PROT_EN_VDNR_CAM BIT(21)
212 #define MT8188_TOP_AXI_PROT_EN_MFG1_STEP5 GENMASK(22, 21)
225 #define MT8188_TOP_AXI_PROT_EN_2_ADSP_STEP2 GENMASK(22, 21)
236 #define MT8188_TOP_AXI_PROT_EN_MM_VDOSYS0_STEP1 (GENMASK(18, 17) | GENMASK(21, 20))
238 #define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VDOSYS0_STEP3 BIT(21)
249 #define MT8188_TOP_AXI_PROT_EN_MM_2_WPE_STEP2 BIT(21)
320 #define MT8186_TOP_AXI_PROT_EN_MFG1_STEP2 (GENMASK(22, 21))
333 #define MT8186_TOP_AXI_PROT_EN_1_CAM_STEP1 (GENMASK(22, 21))
368 #define MT8183_TOP_AXI_PROT_EN_MFG (BIT(21) | BIT(22))
372 #define MT8183_TOP_AXI_PROT_EN_1_MFG GENMASK(21, 19)
414 #define MT8173_TOP_AXI_PROT_EN_MFG_M0 BIT(21)