Lines Matching full:rw
16 #define STMFX_REG_SYS_CTRL 0x40 /* RW */
18 #define STMFX_REG_IRQ_OUT_PIN 0x41 /* RW */
19 #define STMFX_REG_IRQ_SRC_EN 0x42 /* RW */
21 #define STMFX_REG_IRQ_ACK 0x44 /* RW */
29 #define STMFX_REG_IRQ_GPI_SRC1 0x48 /* RW */
30 #define STMFX_REG_IRQ_GPI_SRC2 0x49 /* RW */
31 #define STMFX_REG_IRQ_GPI_SRC3 0x4A /* RW */
32 #define STMFX_REG_IRQ_GPI_EVT1 0x4C /* RW */
33 #define STMFX_REG_IRQ_GPI_EVT2 0x4D /* RW */
34 #define STMFX_REG_IRQ_GPI_EVT3 0x4E /* RW */
35 #define STMFX_REG_IRQ_GPI_TYPE1 0x50 /* RW */
36 #define STMFX_REG_IRQ_GPI_TYPE2 0x51 /* RW */
37 #define STMFX_REG_IRQ_GPI_TYPE3 0x52 /* RW */
38 #define STMFX_REG_IRQ_GPI_ACK1 0x54 /* RW */
39 #define STMFX_REG_IRQ_GPI_ACK2 0x55 /* RW */
40 #define STMFX_REG_IRQ_GPI_ACK3 0x56 /* RW */
41 #define STMFX_REG_GPIO_DIR1 0x60 /* RW */
42 #define STMFX_REG_GPIO_DIR2 0x61 /* RW */
43 #define STMFX_REG_GPIO_DIR3 0x62 /* RW */
44 #define STMFX_REG_GPIO_TYPE1 0x64 /* RW */
45 #define STMFX_REG_GPIO_TYPE2 0x65 /* RW */
46 #define STMFX_REG_GPIO_TYPE3 0x66 /* RW */
47 #define STMFX_REG_GPIO_PUPD1 0x68 /* RW */
48 #define STMFX_REG_GPIO_PUPD2 0x69 /* RW */
49 #define STMFX_REG_GPIO_PUPD3 0x6A /* RW */
50 #define STMFX_REG_GPO_SET1 0x6C /* RW */
51 #define STMFX_REG_GPO_SET2 0x6D /* RW */
52 #define STMFX_REG_GPO_SET3 0x6E /* RW */
53 #define STMFX_REG_GPO_CLR1 0x70 /* RW */
54 #define STMFX_REG_GPO_CLR2 0x71 /* RW */
55 #define STMFX_REG_GPO_CLR3 0x72 /* RW */