Lines Matching +full:11 +full:- +full:7

1 /* SPDX-License-Identifier: GPL-2.0-only */
11 #include <dt-bindings/memory/mtk-memory-port.h>
22  * modules    dma-address-region	larbs-ports
24  * vcodec      4G ~ 8G                  larb4/7
32 /* LARB 0 -- MMSYS */
38 /* LARB 1 -- MMSYS */
45 /* LARB 2 -- MMSYS */
52 /* LARB 4 -- VDEC */
60 #define IOMMU_PORT_L4_HW_VDEC_VLD_EXT		MTK_M4U_ID(4, 7)
64 #define IOMMU_PORT_L4_HW_VDEC_RG_CTRL_DMA_EXT	MTK_M4U_ID(4, 11)
68 /* LARB 7 -- VENC */
69 #define IOMMU_PORT_L7_VENC_RCPU		MTK_M4U_ID(7, 0)
70 #define IOMMU_PORT_L7_VENC_REC		MTK_M4U_ID(7, 1)
71 #define IOMMU_PORT_L7_VENC_BSDMA	MTK_M4U_ID(7, 2)
72 #define IOMMU_PORT_L7_VENC_SV_COMV	MTK_M4U_ID(7, 3)
73 #define IOMMU_PORT_L7_VENC_RD_COMV	MTK_M4U_ID(7, 4)
74 #define IOMMU_PORT_L7_VENC_CUR_LUMA	MTK_M4U_ID(7, 5)
75 #define IOMMU_PORT_L7_VENC_CUR_CHROMA	MTK_M4U_ID(7, 6)
76 #define IOMMU_PORT_L7_VENC_REF_LUMA	MTK_M4U_ID(7, 7)
77 #define IOMMU_PORT_L7_VENC_REF_CHROMA	MTK_M4U_ID(7, 8)
78 #define IOMMU_PORT_L7_JPGENC_Y_RDMA	MTK_M4U_ID(7, 9)
79 #define IOMMU_PORT_L7_JPGENC_C_RDMA	MTK_M4U_ID(7, 10)
80 #define IOMMU_PORT_L7_JPGENC_Q_TABLE	MTK_M4U_ID(7, 11)
81 #define IOMMU_PORT_L7_JPGENC_BSDMA	MTK_M4U_ID(7, 12)
83 /* LARB 8 -- WPE */
88 /* LARB 9 -- IMG-1 */
96 #define IOMMU_PORT_L9_IMG_SMTO_D1	MTK_M4U_ID(9, 7)
100 #define IOMMU_PORT_L9_IMG_SMTI_D5	MTK_M4U_ID(9, 11)
119 /* LARB 11 -- IMG-2 */
120 #define IOMMU_PORT_L11_IMG_IMGI_D1	MTK_M4U_ID(11, 0)
121 #define IOMMU_PORT_L11_IMG_IMGBI_D1	MTK_M4U_ID(11, 1)
122 #define IOMMU_PORT_L11_IMG_DMGI_D1	MTK_M4U_ID(11, 2)
123 #define IOMMU_PORT_L11_IMG_DEPI_D1	MTK_M4U_ID(11, 3)
124 #define IOMMU_PORT_L11_IMG_LCE_D1	MTK_M4U_ID(11, 4)
125 #define IOMMU_PORT_L11_IMG_SMTI_D1	MTK_M4U_ID(11, 5)
126 #define IOMMU_PORT_L11_IMG_SMTO_D2	MTK_M4U_ID(11, 6)
127 #define IOMMU_PORT_L11_IMG_SMTO_D1	MTK_M4U_ID(11, 7)
128 #define IOMMU_PORT_L11_IMG_CRZO_D1	MTK_M4U_ID(11, 8)
129 #define IOMMU_PORT_L11_IMG_IMG3O_D1	MTK_M4U_ID(11, 9)
130 #define IOMMU_PORT_L11_IMG_VIPI_D1	MTK_M4U_ID(11, 10)
131 #define IOMMU_PORT_L11_IMG_SMTI_D5	MTK_M4U_ID(11, 11)
132 #define IOMMU_PORT_L11_IMG_TIMGO_D1	MTK_M4U_ID(11, 12)
133 #define IOMMU_PORT_L11_IMG_UFBC_W0	MTK_M4U_ID(11, 13)
134 #define IOMMU_PORT_L11_IMG_UFBC_R0	MTK_M4U_ID(11, 14)
135 #define IOMMU_PORT_L11_IMG_WPE_RDMA1	MTK_M4U_ID(11, 15)
136 #define IOMMU_PORT_L11_IMG_WPE_RDMA0	MTK_M4U_ID(11, 16)
137 #define IOMMU_PORT_L11_IMG_WPE_WDMA	MTK_M4U_ID(11, 17)
138 #define IOMMU_PORT_L11_IMG_MFB_RDMA0	MTK_M4U_ID(11, 18)
139 #define IOMMU_PORT_L11_IMG_MFB_RDMA1	MTK_M4U_ID(11, 19)
140 #define IOMMU_PORT_L11_IMG_MFB_RDMA2	MTK_M4U_ID(11, 20)
141 #define IOMMU_PORT_L11_IMG_MFB_RDMA3	MTK_M4U_ID(11, 21)
142 #define IOMMU_PORT_L11_IMG_MFB_RDMA4	MTK_M4U_ID(11, 22)
143 #define IOMMU_PORT_L11_IMG_MFB_RDMA5	MTK_M4U_ID(11, 23)
144 #define IOMMU_PORT_L11_IMG_MFB_WDMA0	MTK_M4U_ID(11, 24)
145 #define IOMMU_PORT_L11_IMG_MFB_WDMA1	MTK_M4U_ID(11, 25)
146 #define IOMMU_PORT_L11_IMG_RESERVE6	MTK_M4U_ID(11, 26)
147 #define IOMMU_PORT_L11_IMG_RESERVE7	MTK_M4U_ID(11, 27)
148 #define IOMMU_PORT_L11_IMG_RESERVE8	MTK_M4U_ID(11, 28)
150 /* LARB 13 -- CAM */
155 #define IOMMU_PORT_L13_CAM_CAMSV_5	MTK_M4U_ID(13, 7)
159 #define IOMMU_PORT_L13_CAM_FAKE		MTK_M4U_ID(13, 11)
161 /* LARB 14 -- CAM */
165 /* LARB 16 -- RAW-A */
173 #define IOMMU_PORT_L16_CAM_RAWI_R3_A	MTK_M4U_ID(16, 7)
177 #define IOMMU_PORT_L16_CAM_LCESO_R1_A	MTK_M4U_ID(16, 11)
184 /* LARB 17 -- RAW-B */
192 #define IOMMU_PORT_L17_CAM_RAWI_R3_B	MTK_M4U_ID(17, 7)
196 #define IOMMU_PORT_L17_CAM_LCESO_R1_B	MTK_M4U_ID(17, 11)
203 /* LARB 19 -- IPE */
209 /* LARB 20 -- IPE */