Lines Matching +full:0 +full:x000002a0

24 #define XILINX_CPM_PCIE_REG_IDR		0x00000E10
25 #define XILINX_CPM_PCIE_REG_IMR		0x00000E14
26 #define XILINX_CPM_PCIE_REG_PSCR	0x00000E1C
27 #define XILINX_CPM_PCIE_REG_RPSC	0x00000E20
28 #define XILINX_CPM_PCIE_REG_RPEFR	0x00000E2C
29 #define XILINX_CPM_PCIE_REG_IDRN	0x00000E38
30 #define XILINX_CPM_PCIE_REG_IDRN_MASK	0x00000E3C
31 #define XILINX_CPM_PCIE_MISC_IR_STATUS	0x00000340
32 #define XILINX_CPM_PCIE_MISC_IR_ENABLE	0x00000348
36 #define XILINX_CPM_PCIE0_IR_STATUS	0x000002A0
37 #define XILINX_CPM_PCIE1_IR_STATUS	0x000002B4
38 #define XILINX_CPM_PCIE0_IR_ENABLE	0x000002A8
39 #define XILINX_CPM_PCIE1_IR_ENABLE	0x000002BC
40 #define XILINX_CPM_PCIE_IR_LOCAL	BIT(0)
68 #define XILINX_CPM_PCIE_IDR_ALL_MASK		0xFFFFFFFF
74 #define XILINX_CPM_PCIE_RPEFR_REQ_ID		GENMASK(15, 0)
75 #define XILINX_CPM_PCIE_RPEFR_ALL_MASK		0xFFFFFFFF
78 #define XILINX_CPM_PCIE_REG_RPSC_BEN		BIT(0)
198  * Return: Always returns 0.
208 	return 0;  in xilinx_cpm_pcie_intx_map()
271 	return 0;  in xilinx_cpm_pcie_event_map()
382  * Return: '0' on success and error value on failure
416 	return 0;  in xilinx_cpm_pcie_init_irq_domain()
431 	port->irq = platform_get_irq(pdev, 0);  in xilinx_cpm_setup_irq()
432 	if (port->irq < 0)  in xilinx_cpm_setup_irq()
435 	for (i = 0; i < ARRAY_SIZE(intr_cause); i++) {  in xilinx_cpm_setup_irq()
448 				       0, intr_cause[i].sym, port);  in xilinx_cpm_setup_irq()
470 	return 0;  in xilinx_cpm_setup_irq()
518  * Return: '0' on success and error value on failure
550 	return 0;  in xilinx_cpm_pcie_parse_dt()
563  * Return: '0' on success and error value on failure
611 	if (err < 0)  in xilinx_cpm_pcie_probe()
614 	return 0;  in xilinx_cpm_pcie_probe()