Lines Matching full:u32

10 		u32 time_ref_freq_sel : 3;
11 		u32 clk_eref1_en : 1;
12 		u32 clk_eref0_en : 1;
13 		u32 time_ref_en : 1;
14 		u32 time_sync_en : 1;
15 		u32 one_pps_out_en : 1;
16 		u32 clk_ref_synce_en : 1;
17 		u32 clk_synce1_en : 1;
18 		u32 clk_synce0_en : 1;
19 		u32 net_clk_ref1_en : 1;
20 		u32 net_clk_ref0_en : 1;
21 		u32 clk_synce1_amp : 2;
22 		u32 misc6 : 1;
23 		u32 clk_synce0_amp : 2;
24 		u32 one_pps_out_amp : 2;
25 		u32 misc24 : 12;
27 	u32 val;
33 		u32 synce_remndr : 6;
34 		u32 synce_phlmt_en : 1;
35 		u32 misc13 : 17;
36 		u32 tspll_ck_refclkfreq : 8;
38 	u32 val;
44 		u32 tspll_fbdiv_intgr : 8;
45 		u32 fdpll_ulck_thr : 5;
46 		u32 misc15 : 3;
47 		u32 tspll_ndivratio : 4;
48 		u32 tspll_iref_ndivratio : 3;
49 		u32 misc19 : 1;
50 		u32 japll_ndivratio : 4;
51 		u32 japll_iref_ndivratio : 3;
52 		u32 misc27 : 1;
54 	u32 val;
60 		u32 fdpll_frac_div_out_nc : 2;
61 		u32 fdpll_lock_int_for : 1;
62 		u32 synce_hdov_int_for : 1;
63 		u32 synce_lock_int_for : 1;
64 		u32 fdpll_phlead_slip_nc : 1;
65 		u32 fdpll_acc1_ovfl_nc : 1;
66 		u32 fdpll_acc2_ovfl_nc : 1;
67 		u32 synce_status_nc : 6;
68 		u32 fdpll_acc1f_ovfl : 1;
69 		u32 misc18 : 1;
70 		u32 fdpllclk_div : 4;
71 		u32 time1588clk_div : 4;
72 		u32 synceclk_div : 4;
73 		u32 synceclk_sel_div2 : 1;
74 		u32 fdpllclk_sel_div2 : 1;
75 		u32 time1588clk_sel_div2 : 1;
76 		u32 misc3 : 1;
78 	u32 val;
84 		u32 cgupll_fbdiv_intgr : 10;
85 		u32 ux56pll_fbdiv_intgr : 10;
86 		u32 misc20 : 4;
87 		u32 ts_pll_enable : 1;
88 		u32 time_sync_tspll_align_sel : 1;
89 		u32 ext_synce_sel : 1;
90 		u32 ref1588_ck_div : 4;
91 		u32 time_ref_sel : 1;
94 	u32 val;
100 		u32 tspll_fbdiv_frac : 22;
101 		u32 misc20 : 2;
102 		u32 ts_pll_enable : 1;
103 		u32 time_sync_tspll_align_sel : 1;
104 		u32 ext_synce_sel : 1;
105 		u32 ref1588_ck_div : 4;
106 		u32 time_ref_sel : 1;
108 	u32 val;
114 		u32 i_irefgen_settling_time_cntr_7_0 : 8;
115 		u32 i_irefgen_settling_time_ro_standby_1_0 : 2;
116 		u32 reserved195 : 5;
117 		u32 i_plllock_sel_0 : 1;
118 		u32 i_plllock_sel_1 : 1;
119 		u32 i_plllock_cnt_6_0 : 7;
120 		u32 i_plllock_cnt_10_7 : 4;
121 		u32 reserved200 : 4;
123 	u32 val;
129 		u32 bw_freqov_high_cri_7_0 : 8;
130 		u32 bw_freqov_high_cri_9_8 : 2;
131 		u32 biascaldone_cri : 1;
132 		u32 plllock_gain_tran_cri : 1;
133 		u32 plllock_true_lock_cri : 1;
134 		u32 pllunlock_flag_cri : 1;
135 		u32 afcerr_cri : 1;
136 		u32 afcdone_cri : 1;
137 		u32 feedfwrdgain_cal_cri_7_0 : 8;
138 		u32 m2fbdivmod_cri_7_0 : 8;
140 	u32 val;
146 		u32 bw_freqov_high_cri_7_0 : 8;
147 		u32 bw_freqov_high_cri_9_8 : 2;
148 		u32 reserved455 : 1;
149 		u32 plllock_gain_tran_cri : 1;
150 		u32 plllock_true_lock_cri : 1;
151 		u32 pllunlock_flag_cri : 1;
152 		u32 afcerr_cri : 1;
153 		u32 afcdone_cri : 1;
154 		u32 feedfwrdgain_cal_cri_7_0 : 8;
155 		u32 reserved462 : 8;
157 	u32 val;
163 		u32 i_tdc_offset_lock_1_0 : 2;
164 		u32 i_bbthresh1_2_0 : 3;
165 		u32 i_bbthresh2_2_0 : 3;
166 		u32 i_tdcsel_1_0 : 2;
167 		u32 i_tdcovccorr_en_h : 1;
168 		u32 i_divretimeren : 1;
169 		u32 i_bw_ampmeas_window : 1;
170 		u32 i_bw_lowerbound_2_0 : 3;
171 		u32 i_bw_upperbound_2_0 : 3;
172 		u32 i_bw_mode_1_0 : 2;
173 		u32 i_ft_mode_sel_2_0 : 3;
174 		u32 i_bwphase_4_0 : 5;
175 		u32 i_plllock_sel_1_0 : 2;
176 		u32 i_afc_divratio : 1;
178 	u32 val;