Lines Matching +full:27 +full:mhz

29 		108 * MHZ),
31 		400 * MHZ),
35 		340 * MHZ),
37 		340 * MHZ),
39 		340 * MHZ),
41 		27 * MHZ),
43 		416 * MHZ),
45 		143 * MHZ),
47 		27 * MHZ),
605 		0x012c, 19, 1, 27),
654 		27),
828 	GATE_PERI0(CLK_PERI_I2C3, "i2c3_ck", "clk26m", 27),
918 #define MT8590_PLL_FMAX		(2000 * MHZ)
919 #define CON0_MT8590_RST_BAR	BIT(27)