Lines Matching full:tegra_car
43 clocks = <&tegra_car TEGRA210_CLK_PCIE>,
44 <&tegra_car TEGRA210_CLK_AFI>,
45 <&tegra_car TEGRA210_CLK_PLL_E>,
46 <&tegra_car TEGRA210_CLK_CML0>;
48 resets = <&tegra_car 70>,
49 <&tegra_car 72>,
50 <&tegra_car 74>;
94 clocks = <&tegra_car TEGRA210_CLK_HOST1X>;
96 resets = <&tegra_car 28>, <&mc TEGRA210_MC_RESET_HC>;
110 clocks = <&tegra_car TEGRA210_CLK_DPAUX1>,
111 <&tegra_car TEGRA210_CLK_PLL_DP>;
113 resets = <&tegra_car 207>;
144 assigned-clocks = <&tegra_car TEGRA210_CLK_VI>;
145 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_C4_OUT0>;
147 clocks = <&tegra_car TEGRA210_CLK_VI>;
159 assigned-clocks = <&tegra_car TEGRA210_CLK_CILAB>,
160 <&tegra_car TEGRA210_CLK_CILCD>,
161 <&tegra_car TEGRA210_CLK_CILE>,
162 <&tegra_car TEGRA210_CLK_CSI_TPG>;
163 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_P>,
164 <&tegra_car TEGRA210_CLK_PLL_P>,
165 <&tegra_car TEGRA210_CLK_PLL_P>;
171 clocks = <&tegra_car TEGRA210_CLK_CSI>,
172 <&tegra_car TEGRA210_CLK_CILAB>,
173 <&tegra_car TEGRA210_CLK_CILCD>,
174 <&tegra_car TEGRA210_CLK_CILE>,
175 <&tegra_car TEGRA210_CLK_CSI_TPG>;
185 clocks = <&tegra_car TEGRA210_CLK_TSEC>;
187 resets = <&tegra_car 83>;
196 clocks = <&tegra_car TEGRA210_CLK_DISP1>;
198 resets = <&tegra_car 27>;
211 clocks = <&tegra_car TEGRA210_CLK_DISP2>;
213 resets = <&tegra_car 26>;
225 clocks = <&tegra_car TEGRA210_CLK_DSIA>,
226 <&tegra_car TEGRA210_CLK_DSIALP>,
227 <&tegra_car TEGRA210_CLK_PLL_D_OUT0>;
229 resets = <&tegra_car 48>;
244 clocks = <&tegra_car TEGRA210_CLK_VIC03>;
246 resets = <&tegra_car 178>;
262 clocks = <&tegra_car TEGRA210_CLK_DSIB>,
263 <&tegra_car TEGRA210_CLK_DSIBLP>,
264 <&tegra_car TEGRA210_CLK_PLL_D_OUT0>;
266 resets = <&tegra_car 82>;
293 clocks = <&tegra_car TEGRA210_CLK_TSECB>;
295 resets = <&tegra_car 206>;
304 clocks = <&tegra_car TEGRA210_CLK_SOR0>,
305 <&tegra_car TEGRA210_CLK_SOR0_OUT>,
306 <&tegra_car TEGRA210_CLK_PLL_D_OUT0>,
307 <&tegra_car TEGRA210_CLK_PLL_DP>,
308 <&tegra_car TEGRA210_CLK_SOR_SAFE>;
310 resets = <&tegra_car 182>;
324 clocks = <&tegra_car TEGRA210_CLK_SOR1>,
325 <&tegra_car TEGRA210_CLK_SOR1_OUT>,
326 <&tegra_car TEGRA210_CLK_PLL_D2_OUT0>,
327 <&tegra_car TEGRA210_CLK_PLL_DP>,
328 <&tegra_car TEGRA210_CLK_SOR_SAFE>;
330 resets = <&tegra_car 183>;
344 clocks = <&tegra_car TEGRA210_CLK_DPAUX>,
345 <&tegra_car TEGRA210_CLK_PLL_DP>;
347 resets = <&tegra_car 181>;
377 clocks = <&tegra_car TEGRA210_CLK_ISPA>;
378 resets = <&tegra_car 23>;
387 clocks = <&tegra_car TEGRA210_CLK_ISPB>;
388 resets = <&tegra_car 3>;
397 clocks = <&tegra_car TEGRA210_CLK_VI_I2C>,
398 <&tegra_car TEGRA210_CLK_I2CSLOW>;
400 resets = <&tegra_car 208>;
430 clocks = <&tegra_car TEGRA210_CLK_GPU>,
431 <&tegra_car TEGRA210_CLK_PLL_P_OUT5>,
432 <&tegra_car TEGRA210_CLK_PLL_G_REF>;
434 resets = <&tegra_car 184>;
472 clocks = <&tegra_car TEGRA210_CLK_TIMER>;
476 tegra_car: clock@60006000 { label
540 clocks = <&tegra_car TEGRA210_CLK_APBDMA>;
542 resets = <&tegra_car 34>;
620 clocks = <&tegra_car TEGRA210_CLK_UARTA>;
621 resets = <&tegra_car 6>;
632 clocks = <&tegra_car TEGRA210_CLK_UARTB>;
633 resets = <&tegra_car 7>;
644 clocks = <&tegra_car TEGRA210_CLK_UARTC>;
645 resets = <&tegra_car 55>;
656 clocks = <&tegra_car TEGRA210_CLK_UARTD>;
657 resets = <&tegra_car 65>;
667 clocks = <&tegra_car TEGRA210_CLK_PWM>;
668 resets = <&tegra_car 17>;
679 clocks = <&tegra_car TEGRA210_CLK_I2C1>;
681 resets = <&tegra_car 12>;
694 clocks = <&tegra_car TEGRA210_CLK_I2C2>;
696 resets = <&tegra_car 54>;
709 clocks = <&tegra_car TEGRA210_CLK_I2C3>;
711 resets = <&tegra_car 67>;
724 clocks = <&tegra_car TEGRA210_CLK_I2C4>;
726 resets = <&tegra_car 103>;
742 clocks = <&tegra_car TEGRA210_CLK_I2C5>;
744 resets = <&tegra_car 47>;
757 clocks = <&tegra_car TEGRA210_CLK_I2C6>;
759 resets = <&tegra_car 166>;
775 clocks = <&tegra_car TEGRA210_CLK_SBC1>;
777 resets = <&tegra_car 41>;
790 clocks = <&tegra_car TEGRA210_CLK_SBC2>;
792 resets = <&tegra_car 44>;
805 clocks = <&tegra_car TEGRA210_CLK_SBC3>;
807 resets = <&tegra_car 46>;
820 clocks = <&tegra_car TEGRA210_CLK_SBC4>;
822 resets = <&tegra_car 68>;
834 clocks = <&tegra_car TEGRA210_CLK_RTC>;
841 clocks = <&tegra_car TEGRA210_CLK_PCLK>, <&clk32k_in>;
881 clocks = <&tegra_car TEGRA210_CLK_APE>,
882 <&tegra_car TEGRA210_CLK_APB2APE>;
883 resets = <&tegra_car 198>;
888 clocks = <&tegra_car TEGRA210_CLK_SOR0>,
889 <&tegra_car TEGRA210_CLK_SOR1>,
890 <&tegra_car TEGRA210_CLK_CILAB>,
891 <&tegra_car TEGRA210_CLK_CILCD>,
892 <&tegra_car TEGRA210_CLK_CILE>,
893 <&tegra_car TEGRA210_CLK_DSIA>,
894 <&tegra_car TEGRA210_CLK_DSIB>,
895 <&tegra_car TEGRA210_CLK_DPAUX>,
896 <&tegra_car TEGRA210_CLK_DPAUX1>,
897 <&tegra_car TEGRA210_CLK_MIPI_CAL>;
898 resets = <&tegra_car TEGRA210_CLK_SOR0>,
899 <&tegra_car TEGRA210_CLK_SOR1>,
900 <&tegra_car TEGRA210_CLK_DSIA>,
901 <&tegra_car TEGRA210_CLK_DSIB>,
902 <&tegra_car TEGRA210_CLK_DPAUX>,
903 <&tegra_car TEGRA210_CLK_DPAUX1>,
904 <&tegra_car TEGRA210_CLK_MIPI_CAL>;
909 clocks = <&tegra_car TEGRA210_CLK_VI>,
910 <&tegra_car TEGRA210_CLK_CSI>;
912 <&tegra_car 20>,
913 <&tegra_car 52>;
918 clocks = <&tegra_car TEGRA210_CLK_VIC03>;
919 resets = <&tegra_car 178>;
924 clocks = <&tegra_car TEGRA210_CLK_XUSB_SS>;
925 resets = <&tegra_car TEGRA210_CLK_XUSB_SS>;
930 clocks = <&tegra_car TEGRA210_CLK_XUSB_DEV>;
931 resets = <&tegra_car 95>;
936 clocks = <&tegra_car TEGRA210_CLK_XUSB_HOST>;
937 resets = <&tegra_car TEGRA210_CLK_XUSB_HOST>;
946 clocks = <&tegra_car TEGRA210_CLK_FUSE>;
948 resets = <&tegra_car 39>;
955 clocks = <&tegra_car TEGRA210_CLK_MC>;
969 clocks = <&tegra_car TEGRA210_CLK_EMC>;
982 clocks = <&tegra_car TEGRA210_CLK_SATA>,
983 <&tegra_car TEGRA210_CLK_SATA_OOB>;
985 resets = <&tegra_car 124>,
986 <&tegra_car 129>,
987 <&tegra_car 123>;
996 clocks = <&tegra_car TEGRA210_CLK_HDA>,
997 <&tegra_car TEGRA210_CLK_HDA2HDMI>,
998 <&tegra_car TEGRA210_CLK_HDA2CODEC_2X>;
1000 resets = <&tegra_car 125>, /* hda */
1001 <&tegra_car 128>, /* hda2hdmi */
1002 <&tegra_car 111>; /* hda2codec_2x */
1018 clocks = <&tegra_car TEGRA210_CLK_XUSB_HOST>,
1019 <&tegra_car TEGRA210_CLK_XUSB_HOST_SRC>,
1020 <&tegra_car TEGRA210_CLK_XUSB_FALCON_SRC>,
1021 <&tegra_car TEGRA210_CLK_XUSB_SS>,
1022 <&tegra_car TEGRA210_CLK_XUSB_SS_DIV2>,
1023 <&tegra_car TEGRA210_CLK_XUSB_SS_SRC>,
1024 <&tegra_car TEGRA210_CLK_XUSB_HS_SRC>,
1025 <&tegra_car TEGRA210_CLK_XUSB_FS_SRC>,
1026 <&tegra_car TEGRA210_CLK_PLL_U_480M>,
1027 <&tegra_car TEGRA210_CLK_CLK_M>,
1028 <&tegra_car TEGRA210_CLK_PLL_E>;
1034 resets = <&tegra_car 89>, <&tegra_car 156>,
1035 <&tegra_car 143>;
1049 resets = <&tegra_car 142>;
1057 clocks = <&tegra_car TEGRA210_CLK_USB2_TRK>;
1085 clocks = <&tegra_car TEGRA210_CLK_HSIC_TRK>;
1103 clocks = <&tegra_car TEGRA210_CLK_PLL_E>;
1105 resets = <&tegra_car 205>;
1148 clocks = <&tegra_car TEGRA210_CLK_PLL_E>;
1150 resets = <&tegra_car 204>;
1206 clocks = <&tegra_car TEGRA210_CLK_SDMMC1>,
1207 <&tegra_car TEGRA210_CLK_SDMMC_LEGACY>;
1209 resets = <&tegra_car 14>;
1225 assigned-clocks = <&tegra_car TEGRA210_CLK_SDMMC4>,
1226 <&tegra_car TEGRA210_CLK_PLL_C4_OUT0>,
1227 <&tegra_car TEGRA210_CLK_PLL_C4>;
1228 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_C4_OUT0>;
1237 clocks = <&tegra_car TEGRA210_CLK_SDMMC2>,
1238 <&tegra_car TEGRA210_CLK_SDMMC_LEGACY>;
1240 resets = <&tegra_car 9>;
1255 clocks = <&tegra_car TEGRA210_CLK_SDMMC3>,
1256 <&tegra_car TEGRA210_CLK_SDMMC_LEGACY>;
1258 resets = <&tegra_car 69>;
1279 clocks = <&tegra_car TEGRA210_CLK_SDMMC4>,
1280 <&tegra_car TEGRA210_CLK_SDMMC_LEGACY>;
1282 resets = <&tegra_car 15>;
1291 assigned-clocks = <&tegra_car TEGRA210_CLK_SDMMC4>,
1292 <&tegra_car TEGRA210_CLK_PLL_C4_OUT0>;
1293 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_C4_OUT0>;
1306 clocks = <&tegra_car TEGRA210_CLK_XUSB_DEV>,
1307 <&tegra_car TEGRA210_CLK_XUSB_SS>,
1308 <&tegra_car TEGRA210_CLK_XUSB_SSP_SRC>,
1309 <&tegra_car TEGRA210_CLK_XUSB_FS_SRC>,
1310 <&tegra_car TEGRA210_CLK_XUSB_HS_SRC>;
1326 clocks = <&tegra_car TEGRA210_CLK_TSENSOR>,
1327 <&tegra_car TEGRA210_CLK_SOC_THERM>;
1329 resets = <&tegra_car 78>;
1347 clocks = <&tegra_car TEGRA210_CLK_MIPI_CAL>;
1360 clocks = <&tegra_car TEGRA210_CLK_DFLL_SOC>,
1361 <&tegra_car TEGRA210_CLK_DFLL_REF>,
1362 <&tegra_car TEGRA210_CLK_I2C5>;
1364 resets = <&tegra_car TEGRA210_RST_DFLL_DVCO>,
1365 <&tegra_car 155>;
1374 clocks = <&tegra_car TEGRA210_CLK_APE>,
1375 <&tegra_car TEGRA210_CLK_APB2APE>;
1386 clocks = <&tegra_car TEGRA210_CLK_D_AUDIO>;
1388 assigned-clocks = <&tegra_car TEGRA210_CLK_D_AUDIO>;
1389 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_P>;
1510 clocks = <&tegra_car TEGRA210_CLK_I2S0>,
1511 <&tegra_car TEGRA210_CLK_I2S0_SYNC>;
1513 assigned-clocks = <&tegra_car TEGRA210_CLK_I2S0>;
1514 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
1523 clocks = <&tegra_car TEGRA210_CLK_I2S1>,
1524 <&tegra_car TEGRA210_CLK_I2S1_SYNC>;
1526 assigned-clocks = <&tegra_car TEGRA210_CLK_I2S1>;
1527 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
1536 clocks = <&tegra_car TEGRA210_CLK_I2S2>,
1537 <&tegra_car TEGRA210_CLK_I2S2_SYNC>;
1539 assigned-clocks = <&tegra_car TEGRA210_CLK_I2S2>;
1540 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
1549 clocks = <&tegra_car TEGRA210_CLK_I2S3>,
1550 <&tegra_car TEGRA210_CLK_I2S3_SYNC>;
1552 assigned-clocks = <&tegra_car TEGRA210_CLK_I2S3>;
1553 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
1562 clocks = <&tegra_car TEGRA210_CLK_I2S4>,
1563 <&tegra_car TEGRA210_CLK_I2S4_SYNC>;
1565 assigned-clocks = <&tegra_car TEGRA210_CLK_I2S4>;
1566 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
1631 clocks = <&tegra_car TEGRA210_CLK_DMIC1>;
1633 assigned-clocks = <&tegra_car TEGRA210_CLK_DMIC1>;
1634 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
1643 clocks = <&tegra_car TEGRA210_CLK_DMIC2>;
1645 assigned-clocks = <&tegra_car TEGRA210_CLK_DMIC2>;
1646 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
1655 clocks = <&tegra_car TEGRA210_CLK_DMIC3>;
1657 assigned-clocks = <&tegra_car TEGRA210_CLK_DMIC3>;
1658 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
1836 clocks = <&tegra_car TEGRA210_CLK_D_AUDIO>;
1848 clocks = <&tegra_car TEGRA210_CLK_APE>;
1860 clocks = <&tegra_car TEGRA210_CLK_QSPI>,
1861 <&tegra_car TEGRA210_CLK_QSPI_PM>;
1863 resets = <&tegra_car 211>;
1874 clocks = <&tegra_car TEGRA210_CLK_USBD>;
1876 resets = <&tegra_car 22>;
1887 clocks = <&tegra_car TEGRA210_CLK_USBD>,
1888 <&tegra_car TEGRA210_CLK_PLL_U>,
1889 <&tegra_car TEGRA210_CLK_USBD>;
1891 resets = <&tegra_car 22>, <&tegra_car 22>;
1912 clocks = <&tegra_car TEGRA210_CLK_USB2>;
1914 resets = <&tegra_car 58>;
1925 clocks = <&tegra_car TEGRA210_CLK_USB2>,
1926 <&tegra_car TEGRA210_CLK_PLL_U>,
1927 <&tegra_car TEGRA210_CLK_USBD>;
1929 resets = <&tegra_car 58>, <&tegra_car 22>;
1952 clocks = <&tegra_car TEGRA210_CLK_CCLK_G>,
1953 <&tegra_car TEGRA210_CLK_PLL_X>,
1954 <&tegra_car TEGRA210_CLK_PLL_P_OUT4>,
2021 clocks = <&tegra_car TEGRA210_CLK_PLL_A>,
2022 <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
2025 assigned-clocks = <&tegra_car TEGRA210_CLK_PLL_A>,
2026 <&tegra_car TEGRA210_CLK_PLL_A_OUT0>,
2027 <&tegra_car TEGRA210_CLK_EXTERN1>;
2028 assigned-clock-parents = <0>, <0>, <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;