Lines Matching full:tegra_car
44 clocks = <&tegra_car TEGRA124_CLK_PCIE>,
45 <&tegra_car TEGRA124_CLK_AFI>,
46 <&tegra_car TEGRA124_CLK_PLL_E>,
47 <&tegra_car TEGRA124_CLK_CML0>;
49 resets = <&tegra_car 70>,
50 <&tegra_car 72>,
51 <&tegra_car 74>;
91 clocks = <&tegra_car TEGRA124_CLK_HOST1X>;
93 resets = <&tegra_car 28>;
107 clocks = <&tegra_car TEGRA124_CLK_DISP1>;
109 resets = <&tegra_car 27>;
121 clocks = <&tegra_car TEGRA124_CLK_DISP2>;
123 resets = <&tegra_car 26>;
135 clocks = <&tegra_car TEGRA124_CLK_HDMI>,
136 <&tegra_car TEGRA124_CLK_PLL_D2_OUT0>;
138 resets = <&tegra_car 51>;
147 clocks = <&tegra_car TEGRA124_CLK_SOR0>,
148 <&tegra_car TEGRA124_CLK_SOR0_OUT>,
149 <&tegra_car TEGRA124_CLK_PLL_D_OUT0>,
150 <&tegra_car TEGRA124_CLK_PLL_DP>,
151 <&tegra_car TEGRA124_CLK_CLK_M>;
153 resets = <&tegra_car 182>;
162 clocks = <&tegra_car TEGRA124_CLK_DPAUX>,
163 <&tegra_car TEGRA124_CLK_PLL_DP>;
165 resets = <&tegra_car 181>;
196 clocks = <&tegra_car TEGRA124_CLK_GPU>,
197 <&tegra_car TEGRA124_CLK_PLL_P_OUT5>;
199 resets = <&tegra_car 184>;
225 clocks = <&tegra_car TEGRA124_CLK_TIMER>;
229 tegra_car: clock@60006000 { label
246 clocks = <&tegra_car TEGRA124_CLK_ACTMON>,
247 <&tegra_car TEGRA124_CLK_EMC>;
249 resets = <&tegra_car 119>;
309 clocks = <&tegra_car TEGRA124_CLK_APBDMA>;
311 resets = <&tegra_car 34>;
342 clocks = <&tegra_car TEGRA124_CLK_UARTA>;
343 resets = <&tegra_car 6>;
354 clocks = <&tegra_car TEGRA124_CLK_UARTB>;
355 resets = <&tegra_car 7>;
366 clocks = <&tegra_car TEGRA124_CLK_UARTC>;
367 resets = <&tegra_car 55>;
378 clocks = <&tegra_car TEGRA124_CLK_UARTD>;
379 resets = <&tegra_car 65>;
389 clocks = <&tegra_car TEGRA124_CLK_PWM>;
390 resets = <&tegra_car 17>;
401 clocks = <&tegra_car TEGRA124_CLK_I2C1>;
403 resets = <&tegra_car 12>;
416 clocks = <&tegra_car TEGRA124_CLK_I2C2>;
418 resets = <&tegra_car 54>;
431 clocks = <&tegra_car TEGRA124_CLK_I2C3>;
433 resets = <&tegra_car 67>;
446 clocks = <&tegra_car TEGRA124_CLK_I2C4>;
448 resets = <&tegra_car 103>;
461 clocks = <&tegra_car TEGRA124_CLK_I2C5>;
463 resets = <&tegra_car 47>;
476 clocks = <&tegra_car TEGRA124_CLK_I2C6>;
478 resets = <&tegra_car 166>;
491 clocks = <&tegra_car TEGRA124_CLK_SBC1>;
493 resets = <&tegra_car 41>;
506 clocks = <&tegra_car TEGRA124_CLK_SBC2>;
508 resets = <&tegra_car 44>;
521 clocks = <&tegra_car TEGRA124_CLK_SBC3>;
523 resets = <&tegra_car 46>;
536 clocks = <&tegra_car TEGRA124_CLK_SBC4>;
538 resets = <&tegra_car 68>;
551 clocks = <&tegra_car TEGRA124_CLK_SBC5>;
553 resets = <&tegra_car 104>;
566 clocks = <&tegra_car TEGRA124_CLK_SBC6>;
568 resets = <&tegra_car 105>;
579 clocks = <&tegra_car TEGRA124_CLK_RTC>;
586 clocks = <&tegra_car TEGRA124_CLK_PCLK>, <&clk32k_in>;
594 clocks = <&tegra_car TEGRA124_CLK_FUSE>;
596 resets = <&tegra_car 39>;
603 clocks = <&tegra_car TEGRA124_CLK_MC>;
616 clocks = <&tegra_car TEGRA124_CLK_EMC>;
630 clocks = <&tegra_car TEGRA124_CLK_SATA>,
631 <&tegra_car TEGRA124_CLK_SATA_OOB>;
633 resets = <&tegra_car 124>,
634 <&tegra_car 129>,
635 <&tegra_car 123>;
645 clocks = <&tegra_car TEGRA124_CLK_HDA>,
646 <&tegra_car TEGRA124_CLK_HDA2HDMI>,
647 <&tegra_car TEGRA124_CLK_HDA2CODEC_2X>;
649 resets = <&tegra_car 125>, /* hda */
650 <&tegra_car 128>, /* hda2hdmi */
651 <&tegra_car 111>; /* hda2codec_2x */
666 clocks = <&tegra_car TEGRA124_CLK_XUSB_HOST>,
667 <&tegra_car TEGRA124_CLK_XUSB_HOST_SRC>,
668 <&tegra_car TEGRA124_CLK_XUSB_FALCON_SRC>,
669 <&tegra_car TEGRA124_CLK_XUSB_SS>,
670 <&tegra_car TEGRA124_CLK_XUSB_SS_DIV2>,
671 <&tegra_car TEGRA124_CLK_XUSB_SS_SRC>,
672 <&tegra_car TEGRA124_CLK_XUSB_HS_SRC>,
673 <&tegra_car TEGRA124_CLK_XUSB_FS_SRC>,
674 <&tegra_car TEGRA124_CLK_PLL_U_480M>,
675 <&tegra_car TEGRA124_CLK_CLK_M>,
676 <&tegra_car TEGRA124_CLK_PLL_E>;
682 resets = <&tegra_car 89>, <&tegra_car 156>,
683 <&tegra_car 143>;
695 resets = <&tegra_car 142>;
825 clocks = <&tegra_car TEGRA124_CLK_SDMMC1>;
827 resets = <&tegra_car 14>;
836 clocks = <&tegra_car TEGRA124_CLK_SDMMC2>;
838 resets = <&tegra_car 9>;
847 clocks = <&tegra_car TEGRA124_CLK_SDMMC3>;
849 resets = <&tegra_car 69>;
858 clocks = <&tegra_car TEGRA124_CLK_SDMMC4>;
860 resets = <&tegra_car 15>;
873 clocks = <&tegra_car TEGRA124_CLK_TSENSOR>,
874 <&tegra_car TEGRA124_CLK_SOC_THERM>;
876 resets = <&tegra_car 78>;
896 clocks = <&tegra_car TEGRA124_CLK_D_AUDIO>,
897 <&tegra_car TEGRA124_CLK_APBIF>;
899 resets = <&tegra_car 106>, /* d_audio */
900 <&tegra_car 107>, /* apbif */
901 <&tegra_car 30>, /* i2s0 */
902 <&tegra_car 11>, /* i2s1 */
903 <&tegra_car 18>, /* i2s2 */
904 <&tegra_car 101>, /* i2s3 */
905 <&tegra_car 102>, /* i2s4 */
906 <&tegra_car 108>, /* dam0 */
907 <&tegra_car 109>, /* dam1 */
908 <&tegra_car 110>, /* dam2 */
909 <&tegra_car 10>, /* spdif */
910 <&tegra_car 153>, /* amx */
911 <&tegra_car 185>, /* amx1 */
912 <&tegra_car 154>, /* adx */
913 <&tegra_car 180>, /* adx1 */
914 <&tegra_car 186>, /* afc0 */
915 <&tegra_car 187>, /* afc1 */
916 <&tegra_car 188>, /* afc2 */
917 <&tegra_car 189>, /* afc3 */
918 <&tegra_car 190>, /* afc4 */
919 <&tegra_car 191>; /* afc5 */
946 clocks = <&tegra_car TEGRA124_CLK_I2S0>;
948 resets = <&tegra_car 30>;
957 clocks = <&tegra_car TEGRA124_CLK_I2S1>;
959 resets = <&tegra_car 11>;
968 clocks = <&tegra_car TEGRA124_CLK_I2S2>;
970 resets = <&tegra_car 18>;
979 clocks = <&tegra_car TEGRA124_CLK_I2S3>;
981 resets = <&tegra_car 101>;
990 clocks = <&tegra_car TEGRA124_CLK_I2S4>;
992 resets = <&tegra_car 102>;
1003 clocks = <&tegra_car TEGRA124_CLK_USBD>;
1005 resets = <&tegra_car 22>;
1017 clocks = <&tegra_car TEGRA124_CLK_USBD>,
1018 <&tegra_car TEGRA124_CLK_PLL_U>,
1019 <&tegra_car TEGRA124_CLK_USBD>;
1021 resets = <&tegra_car 22>, <&tegra_car 22>;
1044 clocks = <&tegra_car TEGRA124_CLK_USB2>;
1046 resets = <&tegra_car 58>;
1058 clocks = <&tegra_car TEGRA124_CLK_USB2>,
1059 <&tegra_car TEGRA124_CLK_PLL_U>,
1060 <&tegra_car TEGRA124_CLK_USBD>;
1062 resets = <&tegra_car 58>, <&tegra_car 22>;
1084 clocks = <&tegra_car TEGRA124_CLK_USB3>;
1086 resets = <&tegra_car 59>;
1098 clocks = <&tegra_car TEGRA124_CLK_USB3>,
1099 <&tegra_car TEGRA124_CLK_PLL_U>,
1100 <&tegra_car TEGRA124_CLK_USBD>;
1102 resets = <&tegra_car 59>, <&tegra_car 22>;