Lines Matching full:tegra_car

39 		clocks = <&tegra_car TEGRA114_CLK_HOST1X>;
41 		resets = <&tegra_car 28>, <&mc TEGRA114_MC_RESET_HC>;
54 			clocks = <&tegra_car TEGRA114_CLK_GR2D>;
55 			resets = <&tegra_car 21>, <&mc TEGRA114_MC_RESET_2D>;
64 			clocks = <&tegra_car TEGRA114_CLK_GR3D>;
65 			resets = <&tegra_car 24>, <&mc TEGRA114_MC_RESET_3D>;
75 			clocks = <&tegra_car TEGRA114_CLK_DISP1>,
76 				 <&tegra_car TEGRA114_CLK_PLL_P>;
78 			resets = <&tegra_car 27>;
94 			clocks = <&tegra_car TEGRA114_CLK_DISP2>,
95 				 <&tegra_car TEGRA114_CLK_PLL_P>;
97 			resets = <&tegra_car 26>;
113 			clocks = <&tegra_car TEGRA114_CLK_HDMI>,
114 				 <&tegra_car TEGRA114_CLK_PLL_D2_OUT0>;
116 			resets = <&tegra_car 51>;
124 			clocks = <&tegra_car TEGRA114_CLK_DSIA>,
125 				 <&tegra_car TEGRA114_CLK_DSIALP>,
126 				 <&tegra_car TEGRA114_CLK_PLL_D_OUT0>;
128 			resets = <&tegra_car 48>;
140 			clocks = <&tegra_car TEGRA114_CLK_DSIB>,
141 				 <&tegra_car TEGRA114_CLK_DSIBLP>,
142 				 <&tegra_car TEGRA114_CLK_PLL_D2_OUT0>;
144 			resets = <&tegra_car 82>;
188 		clocks = <&tegra_car TEGRA114_CLK_TIMER>;
191 	tegra_car: clock@60006000 {  label
238 		clocks = <&tegra_car TEGRA114_CLK_APBDMA>;
239 		resets = <&tegra_car 34>;
285 		clocks = <&tegra_car TEGRA114_CLK_VDE>;
287 		resets = <&tegra_car 61>, <&mc TEGRA114_MC_RESET_VDE>;
316 		clocks = <&tegra_car TEGRA114_CLK_UARTA>;
317 		resets = <&tegra_car 6>;
328 		clocks = <&tegra_car TEGRA114_CLK_UARTB>;
329 		resets = <&tegra_car 7>;
340 		clocks = <&tegra_car TEGRA114_CLK_UARTC>;
341 		resets = <&tegra_car 55>;
352 		clocks = <&tegra_car TEGRA114_CLK_UARTD>;
353 		resets = <&tegra_car 65>;
363 		clocks = <&tegra_car TEGRA114_CLK_PWM>;
364 		resets = <&tegra_car 17>;
375 		clocks = <&tegra_car TEGRA114_CLK_I2C1>;
377 		resets = <&tegra_car 12>;
390 		clocks = <&tegra_car TEGRA114_CLK_I2C2>;
392 		resets = <&tegra_car 54>;
405 		clocks = <&tegra_car TEGRA114_CLK_I2C3>;
407 		resets = <&tegra_car 67>;
420 		clocks = <&tegra_car TEGRA114_CLK_I2C4>;
422 		resets = <&tegra_car 103>;
435 		clocks = <&tegra_car TEGRA114_CLK_I2C5>;
437 		resets = <&tegra_car 47>;
450 		clocks = <&tegra_car TEGRA114_CLK_SBC1>;
452 		resets = <&tegra_car 41>;
465 		clocks = <&tegra_car TEGRA114_CLK_SBC2>;
467 		resets = <&tegra_car 44>;
480 		clocks = <&tegra_car TEGRA114_CLK_SBC3>;
482 		resets = <&tegra_car 46>;
495 		clocks = <&tegra_car TEGRA114_CLK_SBC4>;
497 		resets = <&tegra_car 68>;
510 		clocks = <&tegra_car TEGRA114_CLK_SBC5>;
512 		resets = <&tegra_car 104>;
525 		clocks = <&tegra_car TEGRA114_CLK_SBC6>;
527 		resets = <&tegra_car 105>;
538 		clocks = <&tegra_car TEGRA114_CLK_RTC>;
545 		clocks = <&tegra_car TEGRA114_CLK_KBC>;
546 		resets = <&tegra_car 36>;
554 		clocks = <&tegra_car TEGRA114_CLK_PCLK>, <&clk32k_in>;
562 		clocks = <&tegra_car TEGRA114_CLK_FUSE>;
564 		resets = <&tegra_car 39>;
571 		clocks = <&tegra_car TEGRA114_CLK_MC>;
586 		clocks = <&tegra_car TEGRA114_CLK_D_AUDIO>,
587 			 <&tegra_car TEGRA114_CLK_APBIF>;
589 		resets = <&tegra_car 106>, /* d_audio */
590 			 <&tegra_car 107>, /* apbif */
591 			 <&tegra_car 30>,  /* i2s0 */
592 			 <&tegra_car 11>,  /* i2s1 */
593 			 <&tegra_car 18>,  /* i2s2 */
594 			 <&tegra_car 101>, /* i2s3 */
595 			 <&tegra_car 102>, /* i2s4 */
596 			 <&tegra_car 108>, /* dam0 */
597 			 <&tegra_car 109>, /* dam1 */
598 			 <&tegra_car 110>, /* dam2 */
599 			 <&tegra_car 10>,  /* spdif */
600 			 <&tegra_car 153>, /* amx */
601 			 <&tegra_car 154>; /* adx */
627 			clocks = <&tegra_car TEGRA114_CLK_I2S0>;
628 			resets = <&tegra_car 30>;
637 			clocks = <&tegra_car TEGRA114_CLK_I2S1>;
638 			resets = <&tegra_car 11>;
647 			clocks = <&tegra_car TEGRA114_CLK_I2S2>;
648 			resets = <&tegra_car 18>;
657 			clocks = <&tegra_car TEGRA114_CLK_I2S3>;
658 			resets = <&tegra_car 101>;
667 			clocks = <&tegra_car TEGRA114_CLK_I2S4>;
668 			resets = <&tegra_car 102>;
677 		clocks = <&tegra_car TEGRA114_CLK_MIPI_CAL>;
685 		clocks = <&tegra_car TEGRA114_CLK_SDMMC1>;
687 		resets = <&tegra_car 14>;
696 		clocks = <&tegra_car TEGRA114_CLK_SDMMC2>;
698 		resets = <&tegra_car 9>;
707 		clocks = <&tegra_car TEGRA114_CLK_SDMMC3>;
709 		resets = <&tegra_car 69>;
718 		clocks = <&tegra_car TEGRA114_CLK_SDMMC4>;
720 		resets = <&tegra_car 15>;
730 		clocks = <&tegra_car TEGRA114_CLK_USBD>;
731 		resets = <&tegra_car 22>;
743 		clocks = <&tegra_car TEGRA114_CLK_USBD>,
744 			 <&tegra_car TEGRA114_CLK_PLL_U>,
745 			 <&tegra_car TEGRA114_CLK_USBD>;
747 		resets = <&tegra_car 22>, <&tegra_car 22>;
770 		clocks = <&tegra_car TEGRA114_CLK_USB3>;
771 		resets = <&tegra_car 59>;
783 		clocks = <&tegra_car TEGRA114_CLK_USB3>,
784 			 <&tegra_car TEGRA114_CLK_PLL_U>,
785 			 <&tegra_car TEGRA114_CLK_USBD>;
787 		resets = <&tegra_car 59>, <&tegra_car 22>;