// Auto-generated file. Do not edit!
//   Template: src/qs8-gemm/4x8c4-aarch32-neondot-cortex-a55.S.in
//   Generator: tools/xngen
//
// Copyright 2022 Google LLC
//
// This source code is licensed under the BSD-style license found in the
// LICENSE file in the root directory of this source tree.


#include <xnnpack/assembly.h>

.syntax unified

// void xnn_qs8_gemm_minmax_rndnu_ukernel_4x8c4__aarch32_neondot_cortex_a55(
//     size_t mr,                            r0
//     size_t nc,                            r1
//     size_t kc,                            r2 -> r5
//     const uint8_t*restrict a,             r3
//     size_t a_stride,           sp + 80 -> (r7)
//     const void*restrict w,     sp + 84 -> r9
//     uint8_t*restrict c,        sp + 88 -> r11
//     size_t cm_stride,          sp + 92 -> (r6)
//     size_t cn_stride,          sp + 96 -> r7
//     xnn_qs8_conv_minmax_params params)  sp + 100 -> (r5)

// d8-d15, r4-r11,r14(lr) need to be preserved if used. r13(sp),r15(pc) are reserved.

// Register usage
// A0   r3  d0
// A1  r12  d1
// A2  r10  d2
// A3   r0  d3

// B    r9  q2 q3 q4 q5

// C0  r11 d16-d17  q8  d18-d19  q9
// C1   r4 d20-d21 q10  d22-d23 q11
// C2   r8 d24-d25 q12  d26-d27 q13
// C3   r6 d28-d29 q14  d30-d31 q15

// unused q7

// params structure is 16 bytes
//  struct {
//    int32_t right_pre_shift;    d12[0]
//    int32_t multiplier;         d12[1]
//    int32_t right_post_shift;   d13[0]
//    int16_t output_zero_point;  d13[2]
//    int8_t output_min;          d13[6]
//    int8_t output_max;          d13[7]
//  } rndnu_neon;

// iOS does not support 32 bit ARM with Neon DotProduct.
#ifndef __APPLE__
BEGIN_FUNCTION xnn_qs8_gemm_minmax_rndnu_ukernel_4x8c4__aarch32_neondot_cortex_a55
        # Push 80 bytes
        PUSH    {r4, r5, r6, r7, r8, r9, r10, r11}  // 32
        VPUSH   {d8-d13}                            // +48 = 80

        LDR     r7, [sp, 80]            // a_stride
        ADD     r2, r2, 3               // kc = (kc + 3) & ~3
        LDR     r11, [sp, 88]           // c
        LDR     r6, [sp, 92]            // cm_stride
        LDR     r9, [sp, 84]            // w
        BIC     r2, r2, 3
        LDR     r5, [sp, 100]           // params

        # Clamp A and C pointers
        CMP     r0, 2                   // if mr >= 2
        ADD     r12, r3, r7             //   a1 = a0 + a_stride
        ADD     r4, r11, r6             //   c1 = c0 + cm_stride
        MOVLO   r12, r3                 // a1
        MOVLO   r4, r11                 // c1
                                        // if mr > 2
        ADD     r10, r12, r7            //   a2 = a1 + a_stride
        ADD     r8, r4, r6              //   c2 = c1 + cm_stride
        MOVLS   r10, r12                // a2
        MOVLS   r8, r4                  // c2

        CMP     r0, 4                   // if mr >=4
        ADD     r0, r10, r7             //   a3 = a2 + a_stride
        ADD     r6, r8, r6              //   c3 = c2 + cm_stride
        MOVLO   r0, r10                 // a3
        MOVLO   r6, r8                  // c3

        # Load params values
        VLDM    r5, {d12-d13}           // RNDNU params
        LDR     r7, [sp, 96]            // cn_stride

        .p2align 3
0:
        # Load initial bias from w into accumulators
        VLDM    r9!, {d16-d19}          // Bias
        SUBS    r5, r2, 8               // k = kc - 8

        # Prologue + Bias
        VLD1.8  {d4},  [r9]!            // B0
        VMOV    q10, q8
        VLD1.8  {d0},  [r3]!            // A0
        VMOV    q11, q9
        VLD1.8  {d5},  [r9]!            // B1
        VMOV    q12, q8
        VLD1.8  {d6},  [r9]!            // B2
        VMOV    q13, q9
        VLD1.8  {d1}, [r12]!            // A1
        VMOV    q14, q8
        VLD1.8  {d7},  [r9]!            // B3
        VMOV    q15, q9
        BLO     4f                      // less than 8 channels?

        SUBS    r5, r5, 8               // k = k - 8
        BLO     12f                     // less than 16 channels - skip mainloop

        # Main loop - 8 bytes of A.
        # 16 SDOT, 12 LD64
        .p2align 3
1:
        VSDOT.S8 q8, q2, d0[0]
        VLD1.8  {d2}, [r10]!            // A2
        VSDOT.S8 q9, q3, d0[0]
        VLD1.8  {d3},  [r0]!            // A3
        VSDOT.S8 q10, q2, d1[0]
        VLD1.8  {d8},  [r9]!            // B4
        VSDOT.S8 q11, q3, d1[0]
        VLD1.8  {d9},  [r9]!            // B5
        VSDOT.S8 q12, q2, d2[0]
        VLD1.8  {d10},  [r9]!           // B6
        VSDOT.S8 q13, q3, d2[0]
        VLD1.8  {d11},  [r9]!           // B7
        VSDOT.S8 q14, q2, d3[0]
        VSDOT.S8 q15, q3, d3[0]
        SUBS    r5, r5, 8

        VSDOT.S8 q8, q4, d0[1]
        VLD1.8  {d4},  [r9]!            // B0
        VSDOT.S8 q9, q5, d0[1]
        VLD1.8  {d5},  [r9]!            // B1
        VSDOT.S8 q10, q4, d1[1]
        VLD1.8  {d6},  [r9]!            // B2
        VSDOT.S8 q11, q5, d1[1]
        VLD1.8  {d7},  [r9]!            // B3
        VSDOT.S8 q12, q4, d2[1]
        VLD1.8  {d0},  [r3]!            // A0
        VSDOT.S8 q13, q5, d2[1]
        VLD1.8  {d1}, [r12]!            // A1
        VSDOT.S8 q14, q4, d3[1]
        VSDOT.S8 q15, q5, d3[1]
        BHS     1b

        # Epilogue
        .p2align 3
12:
        VSDOT.S8 q8, q2, d0[0]
        VLD1.8  {d2}, [r10]!            // A2
        VSDOT.S8 q9, q3, d0[0]
        VLD1.8  {d3},  [r0]!            // A3
        VSDOT.S8 q10, q2, d1[0]
        VLD1.8  {d8},  [r9]!            // B4
        VSDOT.S8 q11, q3, d1[0]
        VLD1.8  {d9},  [r9]!            // B5
        VSDOT.S8 q12, q2, d2[0]
        VLD1.8  {d10},  [r9]!           // B6
        VSDOT.S8 q13, q3, d2[0]
        VLD1.8  {d11},  [r9]!           // B7
        VSDOT.S8 q14, q2, d3[0]
        VSDOT.S8 q15, q3, d3[0]
        TST     r5, 7

        VSDOT.S8 q8, q4, d0[1]
        VSDOT.S8 q9, q5, d0[1]
        VSDOT.S8 q10, q4, d1[1]
        VSDOT.S8 q11, q5, d1[1]
        VSDOT.S8 q12, q4, d2[1]
        VSDOT.S8 q13, q5, d2[1]
        VSDOT.S8 q14, q4, d3[1]
        VSDOT.S8 q15, q5, d3[1]

        # Is there a remainder?- 4 bytes of A
        BNE     3f

2:
        # RNDNU quantization
        VDUP.32 q0, d12[0]              // right_pre_shift

        VQSHL.S32 q8,  q8, q0
        VQSHL.S32 q9,  q9, q0
        VQSHL.S32 q10, q10, q0
        VQSHL.S32 q11, q11, q0
        VQSHL.S32 q12, q12, q0
        VQSHL.S32 q13, q13, q0
        VQSHL.S32 q14, q14, q0
        VQSHL.S32 q15, q15, q0

        VDUP.32 q2, d13[0]              // right_post_shift

        VQDMULH.S32 q8,  q8, d12[1]     // multiplier
        VQDMULH.S32 q9,  q9, d12[1]
        VQDMULH.S32 q10, q10, d12[1]
        VQDMULH.S32 q11, q11, d12[1]
        VQDMULH.S32 q12, q12, d12[1]
        VQDMULH.S32 q13, q13, d12[1]
        VQDMULH.S32 q14, q14, d12[1]
        VQDMULH.S32 q15, q15, d12[1]

        VRSHL.S32 q8,  q8, q2
        VRSHL.S32 q9,  q9, q2
        VRSHL.S32 q10, q10, q2
        VRSHL.S32 q11, q11, q2
        VRSHL.S32 q12, q12, q2
        VRSHL.S32 q13, q13, q2
        VRSHL.S32 q14, q14, q2
        VRSHL.S32 q15, q15, q2

        VDUP.16 q0, d13[2]              // output_zero_point

        VQMOVN.S32 d16, q8
        VQMOVN.S32 d17, q9
        VQMOVN.S32 d18, q10
        VQMOVN.S32 d19, q11
        VQMOVN.S32 d20, q12
        VQMOVN.S32 d21, q13
        VQMOVN.S32 d22, q14
        VQMOVN.S32 d23, q15

        VQADD.S16 q8,  q8, q0
        VQADD.S16 q9,  q9, q0
        VQADD.S16 q10, q10, q0
        VQADD.S16 q11, q11, q0

        VDUP.8  q12, d13[6]             // output_min

        VQMOVN.S16 d0,  q8
        VQMOVN.S16 d1,  q9
        VQMOVN.S16 d2, q10
        VQMOVN.S16 d3, q11

        VDUP.8  q13, d13[7]             // output_max

        VMAX.S8 q0, q0, q12
        VMAX.S8 q1, q1, q12

        SUBS    r1, r1, 8

        VMIN.S8 q0, q0, q13
        VMIN.S8 q1, q1, q13

        # Store full 4 x 8
        BLO     5f
        VST1.8  {d0}, [r11], r7
        SUB     r3, r3, r2
        VST1.8  {d1}, [r4], r7
        SUB     r12, r12, r2
        VST1.8  {d2}, [r8], r7
        SUB     r10, r10, r2
        VST1.8  {d3}, [r6], r7
        SUB     r0, r0, r2
        BHI     0b

        VPOP    {d8-d13}
        POP     {r4, r5, r6, r7, r8, r9, r10, r11}
        BX      lr

        # Remainder prologue
        .p2align 3
3:
        VLD1.8  {d4},  [r9]!            // B0
        VLD1.8  {d0},  [r3]!            // A0
        VLD1.8  {d5},  [r9]!            // B1
        VLD1.8  {d6},  [r9]!            // B2
        VLD1.8  {d1}, [r12]!            // A1
        VLD1.8  {d7},  [r9]!            // B3

        # Remainder- 4 bytes of A
4:
        VSDOT.S8 q8, q2, d0[0]
        VLD1.32 {d2[0]}, [r10]!         // A2
        VSDOT.S8 q9, q3, d0[0]
        VLD1.32 {d3[0]},  [r0]!         // A3
        VSDOT.S8 q10, q2, d1[0]
        SUB     r3, r3, 4               // Rewind A0
        VSDOT.S8 q11, q3, d1[0]
        SUB     r12, r12, 4             // Rewind A1
        VSDOT.S8 q12, q2, d2[0]
        VSDOT.S8 q13, q3, d2[0]
        VSDOT.S8 q14, q2, d3[0]
        VSDOT.S8 q15, q3, d3[0]
        B       2b

        # Store odd width
        .p2align 3
5:
        TST     r1, 4
        BEQ     6f
        VST1.32 {d0[0]}, [r11]!
        VST1.32 {d1[0]}, [r4]!
        VST1.32 {d2[0]}, [r8]!
        VST1.32 {d3[0]}, [r6]!
        VEXT.8  q0, q0, q0, 4
        VEXT.8  q1, q1, q1, 4
6:
        TST     r1, 2
        BEQ     7f
        VST1.16 {d0[0]}, [r11]!
        VST1.16 {d1[0]}, [r4]!
        VST1.16 {d2[0]}, [r8]!
        VST1.16 {d3[0]}, [r6]!
        VEXT.8  q0, q0, q0, 2
        VEXT.8  q1, q1, q1, 2

7:
        TST     r1, 1
        BEQ     12f
        VST1.8  {d0[0]}, [r11]
        VST1.8  {d1[0]}, [r4]
        VST1.8  {d2[0]}, [r8]
        VST1.8  {d3[0]}, [r6]

12:
        VPOP    {d8-d13}
        POP     {r4, r5, r6, r7, r8, r9, r10, r11}
        BX      lr

END_FUNCTION xnn_qs8_gemm_minmax_rndnu_ukernel_4x8c4__aarch32_neondot_cortex_a55
#endif  // __APPLE__

#ifdef __ELF__
.section ".note.GNU-stack","",%progbits
#endif

